Forum de l'Electronique

Règles | Recent posts | RSS topic | Recherche | Inscription | Connexion

Clock Data Recovery


Post new topic Reply to topic EDAboard.com Index du Forum -> PLD, SPLD, GAL, CPLD, FPGA Design -> Data rétablissement d'horloge
Auteur Message
lucbra



Inscription: 30 oct 2003
Posts: 161
Aidé: 6
Lieu: Belgique


Post 29 Mai 2006 21:10

xapp250


Salut,

Est-ce que quelqu'un a du code VHDL pour CDR numérique? Je ne vise Altera ou de treillis en raison de la PLL interne (Xilinx a seulement DLL).
Toute aide est bienvenue
Haut de page
Blowfishie



Inscrit le: 17 Mai 2006
Posts: 16
Aidé: 3


Post 30 Mai 2006 6:18

Re: Les heures de récupération de données


Fait intéressant, Xilinx ont juste mis à jour leurs données note app récupération.

XAPP224 - Récupération de données
http://www.xilinx.com/bvdocs/appnotes/xapp224.pdf

Je sais que vous n'êtes pas après Xilinx, mais les principes en jeu devrait être similaire.
Haut de page
lucbra



Inscription: 30 oct 2003
Posts: 161
Aidé: 6
Lieu: Belgique


Post 31 Mai 2006 9:04

Re: Les heures de récupération de données


Merci,

J'ai vu le nœud appication. Ce n'est que la récupération de données, pas l'extraction de données. Habituellement, ceci est la partie difficile.

Donc la question est encore ouverte ..

Observe
Haut de page
Google
AdSense
Google Adsense




Post 31 Mai 2006 9:04

Annonces




Haut de page
EDALIST



Inscription: 27 novembre 2004
Messages: 133
Aidé: 13


Post 01 Jun 2006 7:46

Re: Les heures de récupération de données


vous pouvez également regarder www.xilinx.com/bvdocs/appnotes/xapp250.pdf
Haut de page
Version arabe Version bulgare Catalan version Version tchèque Version danoise Version allemande Version grecque Version Anglaise Version espagnole Version finnoise Version française Hindi version Croatian version Indonesian version Version italienne Hebrew version Japanese version Version coréenne Version lituanienne Version lettone Version néerlandaise Version norvégienne Version polonaise Version portugaise Version roumaine Version russe Version slovaque Version slovène Version serbe Version suédoise Tagalog version Ukrainian version Version vietnamien Version chinoise
Post new topic Reply to topic EDAboard.com Index du Forum -> PLD, SPLD, GAL, CPLD, FPGA Design -> Data rétablissement d'horloge
Page 1 sur 1

subj

text

Toutes les heures sont au format GMT 1 Heure
Autres sujets similaires:
données ....? récupération d'horloge (5)
horloge de récupération de données (1)
les données de récupération d'horloge (CDR)? (6)
Clock & Data Recovery (7)
Clock & Data Recovery??? (2)
HORLOGE ET DE RECUPERATION DE DONNEES? (9)
Horloge et la récupération de données (7)
horloge et récupération de données (2)
Horloge et données circuit de récupération (10)
les données de récupération d'horloge (entièrement numérique) (3)


Abus | | Administrateur | | Modérateurs | | Soutenez-nous | | Plan du site
RSS topic