| Auteur | Message |
|---|
zhoury
Inscription: 25 avr 2002
Posts: 27
|  05 Jul 2002 10:49 CPU design | | |
|
| | Maintenant, j'ai un preject à la conception d'un processeur 64 bits. J'ai quelque question à poser qui ont l'expérience du fait that.pls pm moi si vous avez une expérience avec cela et heureux d'aider les autres. |
|
| Haut de page | |
 |
Gabby
Inscription: 18 mars 2002
Posts: 97
Lieu: Israël
| | 05 Jul 2002 11:05 | | |
|
| Salut
vous avez quelques informations de base cpu VHDL à l'adresse:
www.opencores.org
aussi vous pouvez y poser.
Cordialement. |
|
| Haut de page | |
|
zhoury
Inscription: 25 avr 2002
Posts: 27
| | 05 Jul 2002 14:48 | | |
|
| Premièrement merci pour gabby.
Maintenant, je suis impliquant dans la conception d'un processeur réel plus complexe que celle du processeur embarqué. Ceci est conçu pour les processeurs Intel compatibles IA64.So Maintenant, je veux faire des amis parmi ceux qui ont fait le travail pour Intel ou ibm.I besoin de savoir comment ils conçoivent ces CPU. |
|
| Haut de page | |
|
Ace-X
Inscrit le: 25 Jan 2002
Posts: 590
Aidé: 26
| | 05 Jul 2002 15:53 | | |
|
| IA-64? 
Aucune chance! Probablement, c'est le processeur le plus compliqué sur le marché. Il prend en charge la traduction dynamique de code de code x86 (architecture CISC) à la représentation interne VLIW. Je vous en dire plus: la raison principale pour laquelle il n'existe pas disponibles sur le marché des processeurs VLIW est que ce type de processeur besoins compilateur extrêmement compliquée, qui sera en mesure de regarder à travers les différentes branches de votre algorithme et assurera la traduction de la commande à long terme. Ces gars-là (d'Intel et HP) chose faite encore plus fou - ils mis en œuvre ce compilateur dans le matériel! Ils l'ont conçu depuis plusieurs années.
Et maintenant, comment pensez-vous, quand vous aurez fini cette conception? J'espère qu'il en sera dans 20 ans, si vous aurez de la chance!?
Avec mes meilleurs vœux,
Ace-X. |
|
| Haut de page | |
|
zhoury
Inscription: 25 avr 2002
Posts: 27
| 05 Jul 2002 16:25 Je ne suis pas joker. | | |
|
| | Je suis sérieux. Si quelqu'un est intéressé pour m'aider pls pm me. Maintenant nous avons l'expérience pour développer chinset environ 4 millions de portes et que vous souhaitez en faire plus. Maintenant, je suis nouveau design pour le CPU et je voudrais savoir la différence entre le chipset et CPU. Je veux savoir de base pour la conception de processeurs de ces especialy manière de concevoir le alu.We macro faible de ce type ont Design Using Synopsys DC et DesignWare. Mais je pense qu'il n'est pas la méthode appropriée pour le CPU, car cpu a des portes bien plus qu'un jeu de puces et a plus exactement le temps restrictions. Si quelqu'un a une telle expérience me pls heures. |
|
| Haut de page | |
|
ASIC
Inscrit le: 18 Mai 2001
Posts: 220
| | 05 Jul 2002 17:23 | | |
|
| As-X, juste parce que vous ne pouvez pas le faire, ne signifie pas que yechen ne peux pas. [Désolé Ace-X, je reprends certains de mes mots, il n'était pas destiné à un mauvais moyen]
Aussi, la plupart des DSP, comme la série 6000 sont WLIW TI, et TI compilateurs C sont effectivement disponibles et d'aujourd'hui de travail. Enfin, si la puce est compatible IA64, Borland ou M $ ferait le compilateur. Yechen n'aurait pas déranger 
yechen, Le code Verilog pour les CPU SUN UltraSparc IIe est disponible pour téléchargement gratuit à l'Internet de Sun-site. En outre, vous mai voulez consulter le CPU Léon. C'est HDL source est également disponible gratuitement. Les deux processeurs sont faits avec les HDL et les deux sont livrés avec ynop $ ys $ scripts DC. N DW si 
Quant à l'architecture du processeur, je ne suis pas familier avec l'IA64, mais n'est-ce pas l'idée d'Intel pour se débarrasser de la traduction du code x86 le tout? Sans ce tas de ferraille, le CPU ne serait que la moitié de la taille, l'utilisation peut-être 20% des étapes dans le pipeline et consomment 1 / 4, le pouvoir? D'après ce que je vois, un processeur WLIW seront beaucoup plus simples à construire que les architectures x86.
Peut-être que tu peux me pointer dans la direction de certaines fiches techniques IA64?
Enfin, Intel ne serait pas poursuivre votre cul, si vous avez fait une IA64 clone?
ASIC
Dernière édition par l'ASIC le 07 Juil 2002 16:05, édité 1 fois au total |
|
| Haut de page | |
|
zhoury
Inscription: 25 avr 2002
Posts: 27
| | 06 Jul 2002 2:56 | | |
|
| Merci ASIC. Je serai heureux de penser que grâce CPU de Sun.
BTW n'importe qui peut point situé à quelque meilleur outil pour la conception du processeur? Si j'achète, je vais partager avec tout le monde ici. |
|
| Haut de page | |
|
Google
AdSense
| 06 Jul 2002 2:56 Annonces | | |
|
|
|
|
| Haut de page | |
|
ntxp
Inscrit le: 29 Mai 2002
Posts: 57
| | 06 Jul 2002 4:01 | | |
|
| Comme SPARC CPU est livré avec Verilog RTL, je pensais que ces CPU pourraient être conçus avec du courant continu, toutefois, si vous avez besoin pour concevoir quelque chose de plus dense et emballés comme un clone de IA64, certaines macros mai besoin conçu sur mesure, et signifie qu'il va revenir éditeur de schémas et primitive, mise en page, donc si j'ai besoin de lancer le projet, je voudrais utiliser les outils classiques tels que DC, Cadence et Avant (Oh.. il est maintenant SNPS).
Un autre exemple commercial est bien de type VLIW Trimedia, Philips a intégré le compilateur et je sais au moins une Trimedia clone qui est conçu par une compagnie du Pakistan (pas de technologie de fusée), il est tout simplement le clone et l'utilisateur doit utiliser les outils de compilation du Trimedia's , donc de même, aucun besoin de l'un à se soucier du logiciel, sauf si u wanna déployer votre nouveau VLIW.
BTW, vous mai trouver les livres suivants intéressant quand la conception de l'architecture de votre clone:
Computer Architecture - une approche quantitative (3rd Edition)
La conception des systèmes embarqués complexes
Cool Project!
ntxp. |
|
| Haut de page | |
|
zhoury
Inscription: 25 avr 2002
Posts: 27
| | 06 Jul 2002 14:27 | | |
|
| Maintenant, je me demande pour la conception de macro. T-il un outil commercial pour la conception.
BTW nous ne sommes pas clone IA64. |
|
| Haut de page | |
|
Ace-X
Inscrit le: 25 Jan 2002
Posts: 590
Aidé: 26
| | 06 Jul 2002 14:29 | | |
|
| Juste à la situation claire:
-------------------------
J'ai dit pas sur les problèmes avec des compilateurs pour IA64 - n'importe quel compilateur pour x86 fonctionneront correctement, mais sur sa structure interne - la partie des travaux IA64 comme un compilateur, qui se traduisent par des commandes pour x86 internes VLIW (EPIC) de la représentation! Cette première partie est la partie la plus compliquée du processeur IA64!
Le souci de Trimedia, MediaEngine, TI et d'autres - l'ensemble de ces processeurs sont DSP, ou, pour être plus proche de notre sujet - ils sont SIMD (Single Instruction Multiple Data) - c'est la manière naturelle d'obtenir le bénéfice de l'architecture VLIW, sans plus compilateur compliqué. Mais j'ai dit à propos de compilateurs pour les processeurs à usage général VLIW! Encore une fois, savez-vous pourquoi il n'ya pas de pure général-processeurs VLIW (sauf, Multiflow - mais cette société a disparu de marché)? Quoi qu'il en soit, j'ai donné cet exemple avec le compilateur juste pour expliquer comment compliquée est la nature de l'IA64. Donnez un coup d'oeil à cette URL pour la désactiver: http://developer.intel.com/design/itanium/idfisa/index.htm
Donc, mon conseil est de ne pas commencer par IA64, mais avec toute autre architecture. with processor design). IA64 est le pire choix pour les novices dans la conception du processeur (aussi loin que je me rendis compte, c'est la première expérience de yechen avec la conception de processeurs).
is right - you'd better start with this nice book from David Patterson and John Hennessy: Et ntxp a raison - il vaut mieux commencer par ce beau livre de David Patterson et John Hennessy:
http://www.amazon.com/exec/obidos/ASIN/1558605967/qid=1025958103/sr=8-1/ref=sr_8_1/104-0586871-8110369
Il vous donnera quelques idées sur les détails de l'UP architecture moderne.
Avec mes meilleurs vœux,
Ace-X. |
|
| Haut de page | |
|
Dainis
Inscrit le: 15 Mai 2001
Posts: 1451
Aidé: 56
| | 06 Jul 2002 18:59 | | |
|
| Rechercher:
h ** p: / / w * WF-cpu.org /
h ** p: / / w * w.fpgacpu.org / liens.html |
|
| Haut de page | |
|
ntxp
Inscrit le: 29 Mai 2002
Posts: 57
| | 08 Jul 2002 4:55 | | |
|
| Merci Ace-X pour les pointeurs de bon.
Je pensais yechen va construire un autre Transmeta et ce serait cool d'avoir un tel rêve.
Revenir à la réalité, je conviens que IA64 ou même ISA compatible à celle-ci (sans parler même la compatibilité avec la performance) est un morceau de gros boulot. Si yechen est vraiment intéressé à faire ce projet, je pense que vous devez réunir un groupe de gens pour le faire comme le F-CPU, sinon Ace-projection de X de 20 ans sur cette tâche est trop optimiste.
Grand rêve de toute façon,
ntxp |
|
| Haut de page | |
|
zhoury
Inscription: 25 avr 2002
Posts: 27
| | 08 Jul 2002 15:25 | | |
|
| Merci dessus de tous.
Oui, nous avons beaucoup de personnes faisant cela je me suis project.And tarification EDA pour ce projet. Donc, je suis beaucoup intéressé à ces flux de conception ASIC. Vraiment dire que je ne suis pas inquiet du complexity.We architecture IA64 ont grand homme pour la conception de cela. La question du compilateur est aussi. Maintenant, je me demande simplement ce qui est spécial pour CPU design et la conception normale circuit.I numériques, le débit moyen de conception et outils de CAO.
Nous sommes le clonage ne IA64. Nous voulons juste de concevoir un cpu.Performance IA64 compatibal peut ne pas correspondre up.It 's startup.For nous compatibal est beaucoup plus important. |
|
| Haut de page | |
|
farmerwang
Inscrit le: 29 Mai 2002
Posts: 60
Aidé: 1
| | 25 juillet 2002 6:02 | | |
|
| | Je suppose que U doit travailler pour un orgnization académique. Pour une entreprise qui veulent gagner de l'argent de son produit ne sera pas choisir un tel projet. La conception du processeur est très complexe, beaucoup plus que vous ne pouvez l'imaginer, vous reconnaîtrez ce que votre projet avance. Je Agress fortement avec l'ACE-x pour quelques points. J'ai eu envovled dans un projet de CPU pour les 3 ans, c'est un processeur MIPS embbed pleinement compatible, il nous a fallu 2 ans avant, nous pouvons démarrer WINCE interface graphique sur notre prototype FPGA. 3 re-tours se déroulent devant le corps devient stable. Le goulot d'étranglement sera la vérification et non de conception (si u ne poursuivent pas une fréquence d'horloge élevée). Je ne pense qu'aucune entreprise ne peut se permettre un tel projet sans un fond du gouvernement. |
|
| Haut de page | |
|
