Règlement | Derniers messages | RSS sujet | Recherche | Inscription | Connexion

Comment implimente un CDR (récupération d'horloge et de données) circuits.



Post new topicReply to topic EDAboard.com Index du Forum -> ASIC Design Methodologies & Tools (Digital) -> Comment implimente un CDR (récupération d'horloge et de données) circuits.
Version arabeVersion bulgareCatalan versionVersion tchèqueVersion danoiseVersion allemandeVersion grecqueEnglish versionVersion espagnoleVersion finlandaiseVersion françaiseHindi versionCroatian versionIndonesian versionVersion italienneVersion en hébreuVersion japonaiseKorean versionVersion lituanienneVersion lettoneVersion néerlandaiseVersion norvégienneVersion polonaiseVersion portugaiseVersion roumaineVersion russeVersion slovaqueVersion slovèneVersion serbeVersion suédoiseTagalog versionVersion ukrainienneVersion vietnamienneVersion chinoise
Auteur Message
dd2001



Inscription: 14 avril 2002
Messages: 282


Post 18 juillet 2002 0:31 Comment implimente un CDR (récupération d'horloge et de données) circuits.

Tout savoir ce sujet? Je sais aready PLL, mais la façon d'appliquer à PLL-il?
Haut de page
shell3



Inscription: 28 mars 2002
Posts: 36


Post 18 juillet 2002 3:55

Fondamentalement, le PLL est utilisé pour régénérer l'horloge à partir des données
diffuser. L'horloge est alignée avec le centre des données patern,
de sorte que les données peuvent être deserialised. Les données sont généralement codé
il est d'assurer un minimum de transitions par unité de temps de garder
la PLL verrouillée.

Si vous effectuez une recherche OC12 SONET pour les composants que vous y trouverez beaucoup
de la doc relative au CDR.
Haut de page
vsop



Inscrit le: 24 août 2001
Posts: 54
Lieu: Est


Post 19 juillet 2002 20:18

Je ne sais pas si c'est ce que vous voulez.
Haut de page
vsop



Inscrit le: 24 août 2001
Posts: 54
Lieu: Est


Post 19 juillet 2002 20:21

Désolé, une erreur!
Haut de page
vsop



Inscrit le: 24 août 2001
Posts: 54
Lieu: Est


Post 19 juillet 2002 20:23

et de ses codes!
Haut de page
dd2001



Inscription: 14 avril 2002
Messages: 282


Post 19 juillet 2002 22:12 Merci les pf shell3 et vsop.

EmbarassedEmbarassedEmbarassedEmbarassedEmbarassed
Haut de page
andy2000a



Inscription: 18 juillet 2001
Messages: 756
Helped: 7


Post 13 Sep 2002 12:11 utilisation multi phase horloge sélectionner les données

utilisation multi phase d'horloge, et sélectionnez "droit" à l'horloge fit "temps d'installation"
d'habitude je "clk échantillonnage au milieu de" in_data ""
Haut de page
layes2



Inscrit le: 03 Déc 2004
Messages: 346
Helped: 5


Post 18 Mai 2005 9:09 Re: Comment implimente un CDR (récupération d'horloge et de données) circui

cdr
vous pouvez utiliser pll
ou dll
oversample
ou
n * vitesse d'horloge
Haut de page
power-twq



Inscrit le: 10 Juin 2005
Messages: 374
Helped: 3


Post 14 juin 2005 5:33 Re: Comment implimente un CDR (récupération d'horloge et de données) circui

vous pouvez utiliser pll (avec un anneau pour osc VCO) pour générer des horloges multiples

avec différents phase (par exemple de 0, 45, 90, 135, 180, 225, 270, 315),

puis utiliser un algorithme pour sélectionner la phase appropriée d'utiliser l'horloge.




dd2001 a écrit:
Tout savoir ce sujet? Je sais aready PLL, mais la façon d'appliquer à PLL-il?
Haut de page
Post new topicReply to topic EDAboard.com Index du Forum -> ASIC Design Methodologies & Tools (Digital) -> Comment implimente un CDR (récupération d'horloge et de données) circuits.
Page 1 de 1 Toutes les heures sont au format GMT 2 Heures


Abus | | Administrateur | | Modérateurs | | Soutenez-nous | | Plan du site
topic RSS