Synchrones et asynchrones dans la conception SoC Encounter

EDAboard.com Index du Forum -> ASIC Design Methodologies & Tools (Digital) -> synchrone et asynchrone de conception SoC Encounter

Auteur

Message

vlsitechnology

Inscrit le: 01 Nov 2007
Posts: 262
Aidé: 6

06 Nov 2007 19:47 Synchrones et asynchrones dans la conception SoC Encounter

Quelle est la différence entre la conception synchrone et asynchrone

Si nous avons deux horloges dans la conception synchrone alors il y aura une chance que mon inclinaison ne répondra pas aux exigences de conception après avoir fait l'optimisation aussi alors à ce moment-I Comment optimiser la conception du développement humain durable?
quelqu'un peut-il me l'expliquer?

Haut de page

Google
AdSense
Google Adsense

06 Nov 2007 19:47 Annonces

Haut de page

gliss

Inscription: 22 avr 2005
Posts: 670
Aidé: 61
Lieu: Boston

06 Nov 2007 20:40 Synchrones et asynchrones dans la conception SoC Encounter

Systèmes synchrones sont entraînées par des réseaux d'horloge. Les asynchrones sont pas. SOC a des outils automatisés pour Analyzis calendrier et d'optimisation. Vous pouvez exécuter ces outils à différents points dans l'écoulement. Après la synthèse d'horloge arbre que vous pouvez effectuer d'optimisation comme des blocs se déplacer et modifier / ajouter des tampons d'horloge.

Par exemple, s'il ya scew trop, vous pouvez remplacer et modifier le tracé du design, de changer le régime de l'arbre d'horloge, utiliser des tampons différents / etc. Lorsque vous effectuez cette optimisation que vous utilisez peut-être une plus grande superficie et plus de puissance,

En outre, la plupart des bibliothèques bonne ASIC inclure deux fois de tampons, l'un pour un usage général et dont l'un pour des signaux d'horloge, assurez-vous que vous utilisez les plus appropriées.

Haut de page