| Auteur | Message |
|---|
ushisna
Inscrit le: 06 août 2008
Messages: 9
|  19 août 2008 13:37 synchrone et asynchrone | | |
|
| | quelle est la différence entre SRAM asynchrone et synchrone? |
|
| Haut de page | |
 |
ckshivaram
Inscrit le: 21 avril 2008
Messages: 331
A aidé: 23
Lieu: Inde
| | 20 août 2008 2:59 Re: synchrones et asynchrones | | |
|
| 1. Asynchrone et synchrone renvoyer la question de savoir si les modules SRAM ont synchronisé leurs communications en fonction du processeur (synchrone = "nous sommes en phase avec le processeur", asynchrone = "nous ne sommes pas en phase avec le processeur").
"asynchrones" SRAM attendre États peuvent introduire dans les transferts de données.
2. SRAM peut être synchrone ou asynchrone. SRAM asynchrone n'est pas dépendante de la fréquence d'horloge du CPU, tandis que synchrone SRAM se synchronise avec la vitesse d'horloge du CPU.
3.Synchronous mémoire design offre plusieurs avantages sur les
mémoire asynchrone design. Simplifier les exigences temporelles de permettre
synchrone de mémoire pour fonctionner à des fréquences beaucoup plus élevées, ce qui
bande passante mémoire plus élevée. Synchronous opération n'est pas sujette à des erreurs
parce que les signaux sont enregistrés sur les bords d'horloge, de simplifier la conception
processus. Une écriture de permettre le contrôle du circuit n'est pas nécessaire parce que la mémoire
le bloc de contrôle écrire strobe génération, la sauvegarde sur l'utilisation des ressources et
simplifier la conception. En outre, synchrone consomme de la mémoire
peu de puissance en mode veille.
alors que la mémoire asynchrone nécessite que vous créez un
écriture du circuit pour générer une impulsion à chaque fois une écriture
opération se produit. Vous devez tenir compte d'écrire l'adresse d'installation et de tenir le temps
et les données de configuration et de tenir de temps à la hausse et la baisse de pointe de l'écrire
permettre à l'impulsion. L'écriture doit passer à chaque opération d'écriture, comme
l'adresse ne peut pas changer alors que l'écriture est actif. |
|
| Haut de page | |
|
insrusingh
Inscrit le: 08 juillet 2008
Posts: 16
| | 20 août 2008 6:21 synchrone et asynchrone | | |
|
| | Synchronous moyens, il ya toujours areference horloge afin que les données sont échantillonnées et addressss uniquement sur la hausse et de baisse des bords de la clocks.When nous parlons du circuit asynchrone, il ne l'échantillon sur la hausse et la baisse edge.obviosly asnchronous sont plus rapides que les circuits synchrones. |
|
| Haut de page | |
|
ushisna
Inscrit le: 06 août 2008
Messages: 9
| | 21 août 2008 8:49 Re: synchrones et asynchrones | | |
|
| Une écriture de permettre le contrôle du circuit? pourriez-vous s'il vous plaît laissez-moi à comprendre ce point.I ne peut pas obtenir exactement ce terme? pouvez-vous expliquer brièvement?  |
|
| Haut de page | |
|
ckshivaram
Inscrit le: 21 avril 2008
Messages: 331
A aidé: 23
Lieu: Inde
| | 21 août 2008 9:20 Re: synchrones et asynchrones | | |
|
| Un circuit programmable est utilisé pour modifier le signal d'écriture utilisées par les RAMs statiques dans le cache la personne fondées sur des systèmes informatiques. Plus précisément, le circuit programmable est utilisée pour retarder ou de ne pas retarder le bord de fuite de la mémoire cache écriture (CFE) des signaux dans le cache la personne fondées sur des systèmes informatiques afin de permettre au système d'accueillir une pluralité de dispositifs à microprocesseur.
A synchrone SRAM SRAM, comportant un noyau d'une mémoire de tableau d'une pluralité d'octets, d'une pluralité de byte écrire des pilotes, ayant sens amplificateurs, et ayant des I / O buffers; une pluralité de registres byte écrire respectivement connectés à écrire des pilotes, le byte écrire sélectivement l'activation de registres correspondant byte écrire des pilotes pour entrer des données dans la mémoire au cours d'une gamme opération d'écriture, une pluralité d'entrées de données organisées en octets, un octet écriture d'entrée, une pluralité d'entrées d'octets à écrire, et écrire byte permettre de connecter le circuit de byte écrire les intrants et l'octet d'entrée pour permettre d'écrire l'octet à écrire des registres et de façon sélective l'origine de la personne octets entrées de données à faire figurer dans la SRAM de base d'un niveau prédéterminé affirmé logique est présent sur l'écriture d'octets d'entrée et aussi selon la revendication niveau logique sur l'individu byte écrire intrants.
si vous ne comprenez s'il vous plaît le faire revenir. Je pense que la première partie est simple et facile à comprendre. |
|
| Haut de page | |
|
