| Auteur | Message |
|---|
steadyj
Inscription: 17 août 2008
Messages: 13
|  22 août 2008 20:10 "chef de file" ou "Lag" dans détecteur de phase? | | |
|
| Salut à tous, je suis confus à propos de la juge de "conduire" ou "retard" dans la phase de détection.
Figure 1 est un détecteur de phase. Figure 2 est la forme d'onde quand un conduit B. Cependant, le fait "A entraîne B» semble dépendre du temps initial. Comme le montre la figure 3, si le temps initial est la ligne verticale rouge, il devient de "A la traîne B". Et la production de légumineuses seront sur le lieu de Qb Qa.
Alors quel est le problème avec ma logique? Je crois que la phase de détection devrait fonctionner de manière fiable au lieu de l'arbitraire en fonction de temps initial. Quel est le véritable moyen détecteur de phase de travaux?
|
|
| Haut de page | |
 |
FVM
Inscrit le: 22 Jan 2008
Posts: 3849
Helped: 585
Lieu: Bochum, Allemagne
| | 22 août 2008 20:25 Re: "chef de file" ou "Lag" dans détecteur de phase? | | |
|
| | in a real circuit? ce qui est dans un premier temps réel circuit? Seule une fiction. En fait, l'alimentation est activée à un moment arbitraire et de la FFS état initial ne sont pas connus de toute façon. Ainsi, un détecteur de phase de comptage de pointe sera d'abord une incertitude d'un cycle. Mais ce n'est pas un réel problème dans l'application (généralement un PLL). Je suppose, vous findout, pourquoi. |
|
| Haut de page | |
|
steadyj
Inscription: 17 août 2008
Messages: 13
| | 22 août 2008 20:38 "chef de file" ou "Lag" dans détecteur de phase? | | |
|
| Je ne sais vraiment pas pourquoi. Par exemple, A est la référence d'entrée et de B est la sortie du VCO. Après la puissance, celle de B, la fréquence est inférieure à A. Donc, nous souhaitons que le détecteur de phase peut tension de sortie sur le "UP" port. Malheureusement, l'incertitude sur le pouvoir après peut-être faire le contraire d'action, qui semble un-lock pour toujours.
- S'il vous plaît me corriger. Merci. |
|
| Haut de page | |
|
LVWH
Inscrit le: 07 Mai 2008
Posts: 1129
Helped: 191
Lieu: Allemagne
| | 23 août 2008 10:28 Re: "chef de file" ou "Lag" dans détecteur de phase? | | |
|
| | steadyj a écrit: |
Figure 1 est un détecteur de phase. Figure 2 est la forme d'onde quand un conduit B. Cependant, le fait "A entraîne B» semble dépendre du temps initial. Comme le montre la figure 3, si le temps initial est la ligne verticale rouge, il devient de "A la traîne B". Et la production de légumineuses seront sur le lieu de Qb Qa. |
Je crains que, de votre compréhension de la notion de «principal» n'est pas correct.
"Chef de file" ne signifie pas que le train d'impulsions est «plus à droite" - tout le contraire qui est vrai: Prenez votre ligne rouge et de vérifier que le train A est déjà dans un état et le train B ne l'est pas. Par conséquent, un conduit B. |
|
| Haut de page | |
|
FVM
Inscrit le: 22 Jan 2008
Posts: 3849
Helped: 585
Lieu: Bochum, Allemagne
| | 23 août 2008 11:14 Re: "chef de file" ou "Lag" dans détecteur de phase? | | |
|
| | Citation: | | Malheureusement, l'incertitude sur le pouvoir après peut-être faire le contraire d'action, qui semble un-lock pour toujours. |
Comparer votre circuit numérique 4046 avec un détecteur de phase, c'est de ne pas avoir connu des problèmes similaires, il devrait fonctionner.
 |
|
| Haut de page | |
|
