Forum de l'Electronique

Règles | Recent posts | RSS topic | Recherche | Inscription | Connexion

horloge et récupération de données


Post new topic Reply to topic EDAboard.com Index du Forum -> PLD, SPLD, GAL, CPLD, FPGA Design - récupération> horloge et de données
Auteur Message
vinod_g



Inscrit le: 29 Nov 2006
Posts: 72
Aidé: 6


Post 30 décembre 2008 7:10

horloge et récupération de données


J'ai besoin CDR (l'Horloge et la récupération des données) du module. Est-il déjà disponibles dans le FPGA ou nous avons de design?
Haut de page
ducna



Inscription: 19 jan 2006
Posts: 16


Post 06 Jan 2009 5:06

Re: horloge et récupération de données


Je suis familier avec Xilinx, donc je n'ai aucune idée pour les autres familles, mais je pense qu'ils sont tout à fait la même chose. En Xilinx, le CDR ne fait pas partie intégrée, mais heureusement il ya quelques notes App tels que: xapp224, xapp250, xapp868, ... pour des applications très usuful CDR. En outre, vous pouvez vérifier sur Internet avec Google, il ya beaucoup d'information pour vous

Hope this helps,
Haut de page
Google
AdSense
Google Adsense




Post 06 Jan 2009 5:06

Annonces




Haut de page
amitjagtap



Inscrit le: 10 Jan 2007
Posts: 124
Aidé: 6


Post 23 janvier 2009 11:53

horloge et récupération de données


salut
Dans certains CDR FPGA est là. En gestionnaires Clock FPGA Xilinx sont là. U peut concevoir un simple CLK données CKT n récupération à l'aide du détecteur de pointe et compteur de fréquence élevée ....
Haut de page
Version arabe Version bulgare Catalan version Version tchèque Version danoise Version allemande Version grecque Version Anglaise Version espagnole Version finnoise Version française Hindi version Croatian version Indonesian version Version italienne Hebrew version Japanese version Version coréenne Version lituanienne Version lettone Version néerlandaise Version norvégienne Version polonaise Version portugaise Version roumaine Version russe Version slovaque Version slovène Version serbe Version suédoise Tagalog version Ukrainian version Version vietnamien Version chinoise
Post new topic Reply to topic EDAboard.com Index du Forum -> PLD, SPLD, GAL, CPLD, FPGA Design - récupération> horloge et de données
Page 1 sur 1

subj

text

Toutes les heures sont au format GMT 1 Heure
Autres sujets similaires:
HORLOGE ET DE RECUPERATION DE DONNEES? (9)
Horloge et la récupération de données (7)
Horloge et données circuit de récupération (10)
A propos de l'horloge et la vitesse de récupération des données (4)
Question sur l'horloge et récupération de données, merci. (3)
Horloge et récupération de données sur liaison série (4)
Comment implimente un CDR (récupération d'horloge et de données) circuits. (8)
données ....? récupération d'horloge (5)
Horloge données de récupération (3)
horloge de récupération de données (1)


Abus | | Administrateur | | Modérateurs | | Soutenez-nous | | Plan du site
RSS topic