horloge et récupération de données

EDAboard.com Index du Forum -> PLD, SPLD, GAL, CPLD, FPGA Design - récupération> horloge et de données

Auteur

Message

vinod_g

Inscrit le: 29 Nov 2006
Posts: 72
Aidé: 6

30 décembre 2008 7:10 horloge et récupération de données

J'ai besoin CDR (l'Horloge et la récupération des données) du module. Est-il déjà disponibles dans le FPGA ou nous avons de design?

Haut de page

ducna

Inscription: 19 jan 2006
Posts: 16

06 Jan 2009 5:06 Re: horloge et récupération de données

Je suis familier avec Xilinx, donc je n'ai aucune idée pour les autres familles, mais je pense qu'ils sont tout à fait la même chose. En Xilinx, le CDR ne fait pas partie intégrée, mais heureusement il ya quelques notes App tels que: xapp224, xapp250, xapp868, ... pour des applications très usuful CDR. En outre, vous pouvez vérifier sur Internet avec Google, il ya beaucoup d'information pour vous

Hope this helps,

Haut de page

Google
AdSense
Google Adsense

06 Jan 2009 5:06 Annonces

Haut de page

amitjagtap

Inscrit le: 10 Jan 2007
Posts: 124
Aidé: 6

23 janvier 2009 11:53 horloge et récupération de données

salut
Dans certains CDR FPGA est là. En gestionnaires Clock FPGA Xilinx sont là. U peut concevoir un simple CLK données CKT n récupération à l'aide du détecteur de pointe et compteur de fréquence élevée ....

Haut de page