Règlement | Derniers messages | RSS sujet | Recherche | Inscription | Connexion

Horloge génération avec JK flip flop



Post new topic Reply to topic EDAboard.com Index du Forum -> Analog Circuit Design -> génération d'horloge avec JK flip flop
Version arabe Version bulgare Catalan version Version tchèque Version danoise Version allemande Version grecque English version Version espagnole Version finlandaise Version française Hindi version Croatian version Indonesian version Version italienne Version en hébreu Version japonaise Korean version Version lituanienne Version lettone Version néerlandaise Version norvégienne Version polonaise Version portugaise Version roumaine Version russe Version slovaque Version slovène Version serbe Version suédoise Tagalog version Version ukrainienne Version vietnamienne Version chinoise
Auteur Message
robismyname



Inscrit le: 17 Jan 2008
Messages: 105
Helped: 2
Lieu: Central Florida


Post 28 Mai 2009 18:47 Heure de génération avec JK flip flop

Je suis en utilisant un TCXO 26 MHz avec une JK flip flop de générer une horloge de 13MHz ce qui est nécessaire pour une autre IC. Ma question porte sur ce que l'épingle de la JK Flip Flop puis-je connecter le TCXO 26 MHz? Horloge, J ou K?


Désolé, mais vous avez besoin de login pour afficher cette pièce jointe

Haut de page
trekkytekky



Inscription: 04 avril 2009
Posts: 58
Helped: 5
Lieu: Perth


Post 29 Mai 2009 14:09 Heure de génération avec JK flip flop

Si vous utilisez ce IC (SN74/54LS107), puis connectez votre oscillateur de l'horloge broches et cravate J, K et claire (CLR) de haut. la sortie, on bascule sur le front descendant (diviser par 2)
Haut de page
robismyname



Inscrit le: 17 Jan 2008
Messages: 105
Helped: 2
Lieu: Central Florida


Post 31 Mai 2009 18:18 Re: génération d'horloge avec JK flip flop

trekkytekky a écrit:
Si vous utilisez ce IC (SN74/54LS107), puis connectez votre oscillateur de l'horloge broches et cravate J, K et claire (CLR) de haut. la sortie, on bascule sur le front descendant (diviser par 2)


se connecter J, K et claire (CLR) à VCC être suffisant?
Haut de page
trekkytekky



Inscription: 04 avril 2009
Posts: 58
Helped: 5
Lieu: Perth


Post 31 Mai 2009 18:50 Heure de génération avec JK flip flop

Connexion à Vcc serait bien, il tire les apports élevés. Soyez conscient que la 107 a un minimum d'horloge à faible durée de 47nS et une fréquence max de 30MHz la fiche vous avez publié. Ainsi, votre TCXO mai pour être rapide, car il en fonction du cycle de sa production. Seul moyen de savoir pour sûr, c'est de l'essayer et voir. Si elle ne fonctionne pas la sortie de la Flip Flop sera de 50% duty cycle, quel que soit le cycle d'entrée.
Haut de page
Post new topic Reply to topic EDAboard.com Index du Forum -> Analog Circuit Design -> génération d'horloge avec JK flip flop
Page 1 de 1 Toutes les heures sont au format GMT 2 Heures


Abus | | Administrateur | | Modérateurs | | Soutenez-nous | | Plan du site
topic RSS