| Auteur | Message |
|---|
tryagain
Inscription: 14 juin 2002
Messages: 9
|  25 Mai 2004 14:47 Re: oscilloscope numérique de projet | | |
|
| | bitscope est deux canaux 40MHz échantillon, il est de deux tlc5540, si vous avez besoin d'une fréquence plus élevée des échantillons, vous pouvez utiliser maxime adc de le faire. |
|
| Haut de page | |
 |
abs
Inscrit le: 29 Mai 2004
Messages: 9
| | 29 Mai 2004 15:55 Re: oscilloscope numérique de projet | | |
|
|  hellow tout le monde. Je vient de la Chine continentale. Je cherche (et que vous souhaitez participer à) un projet libre de construire PC lowcost portée. pour notre
Chiness personnes les plus de l'équipement sont trop chers à l'achat, donc c'est un Goold idée de créer un moi-même, le cas échéant, on peut aider? Merci. |
|
| Haut de page | |
|
joc_06
Inscrit le: 28 Nov 2003
Posts: 51
Helped: 2
| | 29 Mai 2004 17:53 Re: oscilloscope numérique de projet | | | tags: chocbar projet |
|
| | Rechercher sur les liens affichés ci-dessus en particulier le projet chocbar. Je commence à peine à rassembler les pièces à construire ce qui doit être intéressant |
|
| Haut de page | |
|
eltonjohn
Inscription: 22 février 2002
Messages: 1686
A aidé: 27
| | 29 Mai 2004 18:10 Re: oscilloscope numérique de projet | | |
|
| J'ai un projet que je n'ai jamais été à la fin .. L'une de ces choses .. C'est une bonne idée .. mais trop cher et complexe .. c'est un champ d'application dans une carte PCMCIA
Je pense que je vais migrer l'ensemble de la conception d'un FPGA .. i Ti utilise un DSP et d'un CPLD (triscend) pour l'interface .. mais il est trop grand pour la petite salle! |
|
| Haut de page | |
|
abs
Inscrit le: 29 Mai 2004
Messages: 9
| | 30 Mai 2004 16:12 Re: oscilloscope numérique de projet | | | tags: ads831 prix ads831 s ads831e |
|
| merci. Je pense que comme un test de equitment radio equipments.high vitesse (double canal 80Msps ou highter) est plus utile pour moi, le design de tom spand trop de temps sur le stockage profondeur, cause mai pour un prix élevé pour construire up.I pense que pour l'usage commun (et pour moi) 64K stockage profondeur est suffisante.
En Chine, la moins chère A / D puce TI ads831e (8Bit 80Msps). Si quelqu'un a utilisé? Je veux juste savoir si il est vraiment aussi bonne que TI dit? |
|
| Haut de page | |
|
abs
Inscrit le: 29 Mai 2004
Messages: 9
| | 31 Mai 2004 14:56 Re: oscilloscope numérique de projet | | | tags: dso dso mk3 fifo ads831 projet s ads831 ads831 dso dso mk3 fifo puce |
|
| J'avais lu beaucoup de ce days.And finalement j'ai trouvé MK3 par David Jones est le easyest à buile de PC-based DSO.It est vraiment un vieux projet, mettre en place par certains classiques 74HCxx TTL puce, CPLD Aucune même n'a pas de MCU. Je pense que c'est la chose dont j'ai besoin, l'une des raisons est que la puce en tant que base CPLD @ ltera EMP7128S environ 80Y / 8 = 10 $ en Chine, il est d'un grand nombre pour moi et mon ami Li.
Mais l'A / D à puce est utilisée dans MK3 à 20Msps ne fonctionne, il ne suffit pas, je veux utiliser un ADS831 (TI-BB) instead.Now les inconvénients de la puce FIFO devenir une grande problem.I ne pouvait pas trouver une FIFO puce qui peuvent travailler sur la fréquence d'horloge de 80M.could on peut tout simplement pour m'aider à trouver quelque chose de bon qui peut travaille sur la haute vitesse normal? merci!
L'une ou l'autre a des conseils pour moi, fais-le moi savoir s'il vous plaît.
Cordialement. |
|
| Haut de page | |
|
monnoliv
Inscrit le: 09 Mar 2004
Messages: 100
Helped: 3
Lieu: Belgique
| | 01 juin 2004 0:46 Re: oscilloscope numérique de projet | | | tags: schéma dso dso dso fifo schémas http://www.soudez.org/page_projet2.php soudez dso |
|
| Salut, regardez ici http://www.soudez.org/Page_Projet2.php.
C'est une deux voies de DSO (2x100MS / s avec FIFO), je viens de terminer les schémas. Je vais faire la conception du PCB. Le but de ce projet est d'avoir un bon auto-alimentée sur port USB DSO. Open source design, commentaires bienvenus!
@ , |
|
| Haut de page | |
|
tryagain
Inscription: 14 juin 2002
Messages: 9
| | 01 juin 2004 1:20 Re: oscilloscope numérique de projet | | | tags: http://www.soudez.org/page_projet2.php |
|
| Chers monnoliv,
Je suis en Chine, je ne peux pas entrer dans ce site:
http://www.soudez.org/Page_Projet2.php
Pourquoi? |
|
| Haut de page | |
|
monnoliv
Inscrit le: 09 Mar 2004
Messages: 100
Helped: 3
Lieu: Belgique
| | 01 juin 2004 10:48 Re: oscilloscope numérique de projet | | |
|
| Server a été occupé, essayez maintenant ...
A |
|
| Haut de page | |
|
is_razi
Inscrit le: 06 avril 2002
Messages: 172
Helped: 7
Lieu: Tabriz
| | 01 juin 2004 13:38 Re: oscilloscope numérique de projet | | |
|
| | tryagain a écrit: | | bitscope est deux canaux 40MHz échantillon, il est de deux tlc5540, si vous avez besoin d'une fréquence plus élevée des échantillons, vous pouvez utiliser maxime adc de le faire. |
salut,
avez-vous CPLD requis files.if afin s'il vous plaît envoyez-moi.
observe.
 |
|
| Haut de page | |
|
abs
Inscrit le: 29 Mai 2004
Messages: 9
| | 01 juin 2004 14:12 Re: oscilloscope numérique de projet | | |
|
|  Il semble que je n'ai pas pu visiter monnoliv du websit too.I même n'a pas pu se rendre www.Bitscope.com de la Chine Mainland.I vais essayer d'utiliser un proxy, je l'espère, fait quelque chose qui pourrait vous aider. |
|
| Haut de page | |
|
monnoliv
Inscrit le: 09 Mar 2004
Messages: 100
Helped: 3
Lieu: Belgique
| | 01 juin 2004 17:46 Re: oscilloscope numérique de projet | | |
|
| | Essayez ceci: ftopic41841-30.html" class="nav">Haut de page | | | Skov
Inscrit le: 15 Mar 2003
Messages: 7
| | 01 juin 2004 19:31 Re: oscilloscope numérique de projet | | | tags: epm3064 epm3064 projet dso CPLD CPLD simple projet dso schem |
|
| 2monnoliv:
Salut,
mon avis:
1) Il est recommandé d'ajouter des résistances pull-up pour JTAG.
2) CP2101 est plus simple que FTDI
3) Le système de déclenchement devrait être mis en œuvre dans CPLD
J'ai fait DSO avec presque la même architecture.
EPM3064-7 n'a pas été assez rapide. J'ai été forcé d'utiliser
2xEPM3032-4 (un par canal).
Mon projet n'est pas achevé.
Temps (l'argent) a été plus;)
Observe,
S |
| | Haut de page | | | jaac
Inscrit le: 12 Mar 2002
Posts: 67
Lieu: Colombie
| | 01 juin 2004 23:05 Re: oscilloscope numérique de projet | | |
|
| Qu'est-ce que vous avez dans votre esprit?
Comment pourrions-nous vous aider? |
| | Haut de page | | | martingn
Inscrit le: 31 Mar 2004
Messages: 40
| | 01 juin 2004 23:40 Re: oscilloscope numérique de projet | | | tags: CPLD projets fifo area26 dso dso projets sur CPLD http://area26.no-ip.org/ dso dso CPLD adc projet sur acex1k |
|
| Salut tous,
Im pas un expert, mais après avoir consulter tous les projets dans le DSO net je suis venu à la suivante:
- La meilleure option est de remplacer FIFO CPLD par un FPGA interne RAM.
Moins cher ex. Ltera ACEX1K ~ @ 100Mhz RAM 3x512bytes U $ S12
Plus rapide ... peut faire déclencher
- Utiliser un différentiel OP à l'entrée de l'ADC est mieux (meilleure relation avec le bruit).
Observe,
Martin
PS: (Même si il n'ya pas trop d'infos pour le moment, il ya un bon site avec un DSO projet ne figurant pas dans ce post http://area26.no-ip.org/?section=hard&project=scope) |
| | Haut de page | | | alphi
Inscription: 23 décembre 2001
Messages: 440
Helped: 1
| | 02 juin 2004 1:15 Re: oscilloscope numérique de projet | | |
|
| | Avez-vous un lien actif sur ce projet de lien? |
| | Haut de page | | | joc_06
Inscrit le: 28 Nov 2003
Posts: 51
Helped: 2
| | 02 juin 2004 14:46 Re: oscilloscope numérique de projet | | |
|
| | monnoliv a écrit: | | Essayez ceci: ftopic41841-30.html" class="nav">Haut de page | | | khach
Inscrit le: 23 Oct 2001
Posts: 48
Helped: 2
| | 02 juin 2004 16:13 Re: stroboscopique méthode de mesure pour l'ASM | | | tags: dso CPLD adc |
|
| | Make_Pic a écrit: | | J'ai besoin d'informations sur un mode stroboscopique de la mesure de la DSO! La méthode stroboscopique permet de mesurer des fréquences allant jusqu'à 3 GHz. |
RIS (intervalle d'échantillonnage aléatoire) est une bonne Avantages des champs d'application. Vieux HP champs de travail, avec 500 MHz de bande passante de 20 MHz ADC. Son TDC (temps-numérique) en fonction. Analog déclenche alors commencer TDC ADC horloge arrêter. Lors de la CDC de tension est proportionnelle au délai de déclenchement de l'horloge. Basse vitesse ADC tension à convertir ce code proportionnelle au retard.
J'ai besoin d'informations sur la mise en œuvre dans la logique TDC CPLD. Principal problème est le complément logique de la conception de TDC. Les équipes de comlementary horloges signal pour la grande vitesse diode interrupteur est TDC performances se dégradent. Toute suggestion sur comlementary sygnal vhdl la mise en œuvre? |
| | Haut de page | | | alphi
Inscription: 23 décembre 2001
Messages: 440
Helped: 1
| | 02 juin 2004 16:41 Re: oscilloscope numérique de projet | | | tags: oscilloscope oscilloscope adc puce puce puce oscilloscope oscilloscope sur une puce sur puce oscilloscope oscilloscope numérique à puce |
|
| | Salut, tout le monde sait quel échantillon adc puce est utilisée dans tek oscilloscope numérique: TDS220? |
| | Haut de page | | | Dainis
Inscrit le: 15 Mai 2001
Posts: 1451
A aidé: 56
| | 02 juin 2004 22:52 Re: oscilloscope numérique de projet | | | tags: oscilloscope oscilloscope puce puce adc adc rapide puce puce oscilloscope oscilloscope sur une puce rapide adc oscilloscope sur puce oscilloscope |
|
| | alphi a écrit: | | Salut, tout le monde sait quel échantillon adc puce est utilisée dans tek oscilloscope numérique: TDS220? |
J'ai quelques informations, que TDSxxx oscillscopes n'ont pas ADC rapides, mais pour l'utilisation rapide échantillonnage, il CCD (charge-coupled device device) appareil, mai-il être autre nom (et non CCD) ....
ps
1) TDSxxx champs est très bonne pour son prix!
2) Il ont très peu de mémoire
3) Sampled signal est bruyant |
| | Haut de page | | | monnoliv
Inscrit le: 09 Mar 2004
Messages: 100
Helped: 3
Lieu: Belgique
| | 03 juin 2004 0:56 Re: oscilloscope numérique de projet | | | tags: epm3064 dso schéma schématique de ce qui est epm3064 |
|
| Merci à vous tous pour vos conseils.
En particulier Skov, juste quelques questions pour vous:
Pourquoi EPM3064-7 n'était pas suffisant rapide?
Pourquoi dois-je utiliser une résistance de pull up signaux JTAG pour (ne pas voir dans les docs)?
Pour Martingn: Je vais essayer d'évaluer votre proposition, il semble vgood (je ne savais pas qu'il existe des FPGA avec RAM: sm15: et si bon marché!).
| Citation: | | - Utiliser un différentiel OP à l'entrée de l'ADC est mieux (meilleure relation avec le bruit). |
c'est ce que j'ai fait, non?
Merci pour votre joc_26 fpga conseils, concernant la traduction du site, je le ferai un jour juste pour le DSO (stable en attente d'une révision de la DSO schéma).
NB: je viens de calculer le budget pour l'ASM: environ 250 seulement pour les composants!
Au revoir. |
| | Haut de page | | | ME
Inscription: 14 mars 2002
Posts: 1783
A aidé: 13
| | 03 juin 2004 1:35 Re: oscilloscope numérique de projet | | | tags: schéma dso dso dso fifo schémas http://www.soudez.org/page_projet2.php soudez dso |
|
| | monnoliv a écrit: | Salut, regardez ici http://www.soudez.org/Page_Projet2.php.
C'est une deux voies de DSO (2x100MS / s avec FIFO), je viens de terminer les schémas. Je vais faire la conception du PCB. Le but de ce projet est d'avoir un bon auto-alimentée sur port USB DSO. Open source design, commentaires bienvenus!
@ , |
Il ressemble à un très beau projet, mais il serait plus facile de faire des commentaires si vous avez traduit le site en anglais.
Peu d'entre nous de comprendre le français (y compris moi), mais nous sommes tous ici, à comprendre l'anglais EDAboard. |
| | Haut de page | | | martingn
Inscrit le: 31 Mar 2004
Messages: 40
| | 03 juin 2004 5:34 oscilloscope numérique de projet | | |
|
| Salut à tous,
Monnoliv, jetez un oeil à la moins chère FPGA @ ltera a included.ACEX 1K RAM avec EP1K10 (3x512bytes)
Vous pouvez trouver un bon projet à http://fpga4fun.com qui utilise cette puce, y compris certains de déclenchement code.
Hopelly je vais bientôt commencer un prototype ...
Cordialement,
Martin |
| | Haut de page | | | Skov
Inscrit le: 15 Mar 2003
Messages: 7
| | 03 juin 2004 7:42 Re: oscilloscope numérique de projet | | | tags: epm3064 epm3064 projet fifo dso dso dso verilog CPLD adc verilog projet |
|
| Salut,
>> Skov, juste quelques questions pour vous:
>> Pourquoi EPM3064-7 n'a pas été assez rapide?
Avez-vous écrit le firmware de ce projet et de vérifier en simulateur?
Pourquoi pensez-vous que EPM3064-7 est-elle suffisante?
Je pense que cela dépend des tâches pour CPLD.
Mon projet a été entièrement rempli et simulé
dans le cadre du programme de verilog CPLD.
Les tâches ont été CPLD la communication extérieure avec FIFO, MCU, ADC,
paramètres de pré-histoire de la taille de stockage, les niveaux de déclenchement et de la polarité,
mutuelle de la synchronisation des deux canaux et bien d'autres.
Pour mes tâches EPM3064-7 n'a pas été assez rapide.
>> Pourquoi dois-je utiliser une résistance de pull up signaux JTAG pour (ne pas voir dans le
>> Docs)?
Il ya beaucoup de docs sur le site @ ltera s;)
Voir la documentation sur ByteBlaster.
A propos de la taille de la mémoire.
Je pense que la mémoire 3x512bytes ne suffit pas.
Par exemple, DSO de Tek a 3.5KB mémoire.
Autres GRD ont 100KB de mémoire et plus encore.
Observe,
S |
| | Haut de page | | | pisoiu
Inscription: 31 décembre 2002
Messages: 901
A aidé: 24
Lieu: Roumanie
| | 03 juin 2004 8:11 Re: oscilloscope numérique de projet | | | tags: oscilloscope adc puce oscilloscope numérique fifo fifo oscilloscope numérique oscilloscope fifo puce puce puce oscilloscope oscilloscope sur une puce |
|
| | alphi a écrit: | | Salut, tout le monde sait quel échantillon adc puce est utilisée dans tek oscilloscope numérique: TDS220? |
J'ai ouvert un TDS2014 (4 canaux 1gsps) pour voir ce qui se trouve à l'intérieur. Ils utilisent une paire de puces pour chaque paire de canaux. Il semble que la puce est un amplificateur et d'échantillonnage, et l'autre fifo. La section d'entrée n'a pas beaucoup de composants autour, tous les passifs. Le seul actif semble être un ac / dc optomos switch. Quoi qu'il en soit, les copeaux sont la propriété modèles, fabriqués par National. Pas même un seul bit de l'information à leur sujet sur le net. J'ai joint une photo avec eux.
/ pisoiu
|
| | Haut de page | | | se06745
Inscrit le: 03 juin 2004
Posts: 26
| | 03 juin 2004 10:33 Re: oscilloscope numérique de projet | | | tags: ris oscilloscope |
|
| Salut!
Pourquoi tous les oscilloscopes sont limitées 5 v-5v?
À l'origine, n'ont pas ces limites de basse tension.
merci
 |
| | Haut de page | | | pisoiu
Inscription: 31 décembre 2002
Messages: 901
A aidé: 24
Lieu: Roumanie
| | 03 juin 2004 10:48 Re: oscilloscope numérique de projet | | |
|
| Je suppose que vous parlez de la tension d'entrée de limites. Tous n'ont pas cette limitation, mais de haute performance, ont. La raison en est que des oscilloscopes haute performance ont très large bande passante d'entrée. Afin d'atteindre cet objectif et une bonne linéarité sur toute la freq. gamme, l'amplificateur d'entrée doit avoir la capacité d'entrée faible. La protection des circuits haute tension, jusqu'à plusieurs centaines de volts ajouter indésirables capacitance à l'entrée. Et d'ailleurs, il est peu pratique. Si vous dépensez beaucoup d'argent sur une largeur de bande 1 GHz DSO, surtout, vous mesurer à haute fréquence. signaux, qui sont de basse tension, plutôt que ce qui est sur le réseau. Pour des tensions supérieures, 1h10 ou plus le taux de séparation des sondes sont disponibles de toute façon.
/ pisoiu |
| | Haut de page | | | Skov
Inscrit le: 15 Mar 2003
Messages: 7
| | 03 juin 2004 11:13 Re: oscilloscope numérique de projet | | | tags: oscilloscope impédance |
|
| Habituellement, l'entrée de la chaîne d'oscilloscopes a une faible résistance (50 .. 150 Ohm), conformément à la faible impédance du câble
qui est relié à l'oscilloscope. La puissance dissipée de la chaîne d'entrée est limitée. |
| | Haut de page | | | monnoliv
Inscrit le: 09 Mar 2004
Messages: 100
Helped: 3
Lieu: Belgique
| | 03 juin 2004 15:23 Re: oscilloscope numérique de projet | | | tags: dso dso schematic schematics |
|
| Skov? J'ai vu sur plusieurs DSO 1Meg de l'impédance d'entrée.
martingn, qui concerne la ACEX 1K EP1KX0, si j'ai bien comprendre la structure de cet appareil, il doit être configuré à chaque puissance. Comment faire avec processeur embarqué, EEPROM? Avez-vous un schéma?
Observe, |
| | Haut de page | | | ME
Inscription: 14 mars 2002
Posts: 1783
A aidé: 13
| | 03 juin 2004 15:41 Re: oscilloscope numérique de projet | | | tags: adaptation d'impédance oscilloscope oscilloscope adaptation adaptation d'impédance de l'oscilloscope |
|
| | Skov a écrit: | Habituellement, l'entrée de la chaîne d'oscilloscopes a une faible résistance (50 .. 150 Ohm), conformément à la faible impédance du câble
qui est relié à l'oscilloscope. La puissance dissipée de la chaîne d'entrée est limitée. |
Ce n'est pas vrai, en principe de l'impédance d'entrée est de 1 MΩ oscilloscopes | | ~ 10-100 pF.
L'utilisation de sondes de 1h10, l'impédance d'entrée est de 10 MΩ et la capitance est inférieur à 1:1 avec des sondes, avec des sondes 1:100, l'impédance d'entrée est de 100 MΩ et la capitance est encore plus faible que pour les sondes de 1h10.
DSO comme Tektronix TDS 1000 & TDS série 2000, par exemple, a une impédance d'entrée de 1 MΩ | | 20 pF.
Si vous vous intéressez aux trasferring la puissance maximale, vous devez utiliser des impédances de faible impédance correspondants, mais avec des oscilloscopes et voltmetres vous êtes uniquement intéressé dans le transfert de maixmum tension, whitout dessin à l'heure actuelle de la source, de sorte que l'impédance d'entrée est généralement> = 1 MΩ. |
| | Haut de page | | |
|
|
|
