| Auteur | Message |
|---|
nagraj
Inscription: 18 Feb 2004
Posts: 52
Aidé: 1
|  20 mars 2004 9:54 les données de récupération d'horloge ....? | | |
|
| | Comment prendre soin de récupération des données d'horloge dans la conception des exemples ... |
|
| Haut de page | |
 |
Google
AdSense
| 20 mars 2004 9:54 Annonces | | |
|
|
|
|
| Haut de page | |
|
ucassbo
Inscription: 23 mars 2004
Messages: 5
| 23 mars 2004 14:21 Re: données ....? récupération d'horloge | | |
|
| | utiliser une technique de données flash pour récupérer l'horloge avec une porte XOR. Voir DS-DE pour plus d'infos. |
|
| Haut de page | |
|
zyphor
Inscription: 22 novembre 2003
Posts: 100
Aidé: 1
| 24 mars 2004 10:42 Re: données ....? récupération d'horloge | | |
|
| | quelque dessein SerDes peut être votre référence. |
|
| Haut de page | |
|
nagraj
Inscription: 18 Feb 2004
Posts: 52
Aidé: 1
| 14 juin 2004 18:30 Re: données ....? récupération d'horloge | | |
|
| et finalement j'ai trouvé des solutions dans les manuels d'application de la conception de FPGA Xilinx sur ce sujet ...
If someone is interested they can read application manuals from the xilinx website under products and datasheets section.....
 |
|
| Haut de page | |
|
layes2
Inscription: 03 déc 2004
Posts: 346
Aidé: 5
| 18 Mai 2005 9:21 Re: données ....? récupération d'horloge | | |
|
| Que voulez-vous
le temps de verrouillage
le REC? |
|
| Haut de page | |
|
justin.li
Inscrit le: 08 Déc 2005
Posts: 14
| 17 janvier 2006 1:14 les données de récupération d'horloge ....? | | |
|
| Un SERDES reçoit un signal série rapide (par exemple, 2,5 Gbits / s) et désérialise en signaux plus lents parallèles (par exemple, huit 311-Mbit / s du signal). Avec des débits en augmentation, de nombreuses entreprises souhaitent d'intégrer une SERDES dans leurs circuits ASIC et d'autres grandes puces numériques. Les problèmes surgissent parce que les fournisseurs IC ne pas tester pleinement la SERDES avant de l'intégrer dans une conception. Pour les clients ASIC, la réduction des coûts oblige le fournisseur IC à comprendre les problèmes d'intégrité du signal, pré-test de propriété intellectuelle importante (IP), et offrir des fonctionnalités de testabilité dans les macros.
Avec le Sharp, ralentissement prolongé de l'industrie des communications, les entreprises ont déplacé leur attention de poursuivre une technologie de pointe qui renforce la capacité du réseau à offrir des offres très concurrentiel développement de nouveaux services à un coût beaucoup plus faible. Les entreprises doivent tirer parti de communications globale des portefeuilles de propriété intellectuelle et améliorer l'intégrité du signal. Avec les débits de données plus élevés, l'intégration SERDES Macrocell est l'une des questions les plus importantes d'aujourd'hui. Intégrer des fonctions SERDES dans de plus vastes du système, CI niveau baisse le coût du système par rapport aux appareils SERDES autonome. L'intégration réduit également la consommation d'énergie et améliore l'intégrité du signal.
Pour gagner, les entreprises doivent intégrer avec succès SERDES la première fois, et les essais de pré-garantit que. Les clients exigent de voir de silicium de test avant l'intégration et le partage sont de plus en plus leur frustration que les fournisseurs de SERDES permettent pas de premier passage succès. Maintenir des coûts faibles commence par premier passage avec succès. Il se termine par rampe au volume de production rapidement. |
|
| Haut de page | |
|
