N
nlulani
Guest
Bonjour à tous,
Ici, je travaille sur la conception de certains algorithmes DSP,
comme une initiative que j'ai conçu un simple ordre Ist faible filtre RII filtre passe, la vérification fonctionnelle et les résultats de simulation sont bien fait à fond en utilisant MATLAB et le développement Testbench.
le code réel est également synthétisable (avec succès)
Périphérique cible: x2v80
Objectif Paquet: fg256
La vitesse cible: -6
si la cible choisie a beaucoup plus de capacité alors le nécessaire pour que ce code particulier, mais parce que mon but est de conception plus complexes algorithmes DSP j'ai choisi cet objectif: un regard sur le rapport carte:
Design Résumé
--------------
Nombre d'erreurs: 0
Nombre d'avertissements: 0
Utilisation Logic:
Nombre de tranches tongs: 29 sur 1024 2%
Nombre de 4 LUT d'entrée: 60 à 5% de 1024
Distribution Logic:
Nombre de tranches occupés: 38 sur 512 7%
Nombre de tranches ne contenant que des logiques similaires: 38 sur 38 100%
Nombre de tranches contenant sans rapport avec la logique: 0 sur 38 0%
* Voir les notes ci-dessous pour une explication des effets de la logique indépendants
Total 4 LUT de saisie du numéro: 60 de 1024 de 5%
Nombre de IOBs servitude: 47 sur 120 39%
Flip Flops IOB: 45
Nombre de MULT18X18s: 3 sur 8 37%
Nombre de GCLKs: 1 de 16 6%
alors c'est clair que l'objectif même est beaucoup plus capable alors sa puissance utilisée ici
maintenant j'ai besoin de vérifier mes résultats sur un matériel, donc je voudrais entendre de quelqu'un qui peut me dire le meilleur matériel possible disponible pour vérification avec obviosuly ADC et du CAD sur les conseils.
S'il vous plaît me répondre avec une solution économique pour mon problème
Merci et meilleurs voeux
Nitin Lulani
Ici, je travaille sur la conception de certains algorithmes DSP,
comme une initiative que j'ai conçu un simple ordre Ist faible filtre RII filtre passe, la vérification fonctionnelle et les résultats de simulation sont bien fait à fond en utilisant MATLAB et le développement Testbench.
le code réel est également synthétisable (avec succès)
Périphérique cible: x2v80
Objectif Paquet: fg256
La vitesse cible: -6
si la cible choisie a beaucoup plus de capacité alors le nécessaire pour que ce code particulier, mais parce que mon but est de conception plus complexes algorithmes DSP j'ai choisi cet objectif: un regard sur le rapport carte:
Design Résumé
--------------
Nombre d'erreurs: 0
Nombre d'avertissements: 0
Utilisation Logic:
Nombre de tranches tongs: 29 sur 1024 2%
Nombre de 4 LUT d'entrée: 60 à 5% de 1024
Distribution Logic:
Nombre de tranches occupés: 38 sur 512 7%
Nombre de tranches ne contenant que des logiques similaires: 38 sur 38 100%
Nombre de tranches contenant sans rapport avec la logique: 0 sur 38 0%
* Voir les notes ci-dessous pour une explication des effets de la logique indépendants
Total 4 LUT de saisie du numéro: 60 de 1024 de 5%
Nombre de IOBs servitude: 47 sur 120 39%
Flip Flops IOB: 45
Nombre de MULT18X18s: 3 sur 8 37%
Nombre de GCLKs: 1 de 16 6%
alors c'est clair que l'objectif même est beaucoup plus capable alors sa puissance utilisée ici
maintenant j'ai besoin de vérifier mes résultats sur un matériel, donc je voudrais entendre de quelqu'un qui peut me dire le meilleur matériel possible disponible pour vérification avec obviosuly ADC et du CAD sur les conseils.
S'il vous plaît me répondre avec une solution économique pour mon problème
Merci et meilleurs voeux
Nitin Lulani