à ma perplexité dans le livre de R. Jacob Baker's!

[qslazio]

Je lis le livre <<CMOS: Mixed-Signal Circuit Design>>.
Quand je reviens à la page 186, je ne comprends pas comment se fait l'équation 32.42.
Elle a déclaré au moment du changement de comparaison État, la sortie de l'intégrateur de changements par au moins Gi * (Vdd-VCM).[*???*] Donc l'entrée de l'intégrateur de changements au moins (Vdd-VCM).

Mais vous suffit de nous assumer: (Gi = 1 pour simplifier)
le courant de sortie de l'intégrateur est de 0,74, soit légèrement moins que Vcm ==> sortie du comparateur est de 0 ==> assume le courant d'entrée est de 0,2 ==> l'entrée de l'intégrateur est 0.2-0 = 0,2 ===> sortie prochaine l'intégrateur est de 0,74 0,2 ====> En conséquence, le changement d'état de comparaison à 1,5 ===> mais si l'entrée est à 1.3 ou quelque chose comme ça, le changement suivant de l'entrée de l'intégrateur est seulement 0,2 (1.3-1.5 ).
De toute évidence, le changement ne peut être prédite par [*???*].

Peut-Guy a ce livre m'aider avec ceci?
Désolé pour mon mauvais anglais, merci pour toute aide

 

[willyboy19]

Il est très straighfowrad: l'auteur suppose dans cet exemple que l'entrée ne varie guère par rapport au cycle précédent pour le cycle actuel, lorsque le comparateur commute l'Etat.Ainsi, si l'entrée reste le même, vous pouvez déterminer facilement votre sortie de commutation de tension intégrateur et donc, la conclusion d'effet d'hystérésis du comparateur.