Jun 13, 2010 #1 B bansalr Guest Yat-il un moyen simple de convertir énumérés type de données à std_log_vector en VHDL
Jun 13, 2010 #2 A aji_vlsi Guest bansalr a écrit: Yat-il un moyen simple de convertir énumérés type de données à std_log_vector en VHDL
bansalr a écrit: Yat-il un moyen simple de convertir énumérés type de données à std_log_vector en VHDL
Jun 13, 2010 #3 B bansalr Guest État de type est (a, b, c, d, e, f); signal cur_state: Etat; Je veux convertir à l'État de std_logic_vector. POS sera de retour, la situation individuelle de ce type.
État de type est (a, b, c, d, e, f); signal cur_state: Etat; Je veux convertir à l'État de std_logic_vector. POS sera de retour, la situation individuelle de ce type.
