>

E

e_fever_l

Guest
Salut, tout le monde
J'ai quelques questiones environ 558/658 CEE Design principes VLSI - Hand

Exemples de calculs

Nor Calcul retard de la porte
http://python.ecs.umass.edu/ ~ CAD / autre / nor_delay_example.html
1.FALLING et Rising se produit lorsqu'un ↑ B = 0 et A ↓ B = 0, pourquoi?à l'étape 1
2.I pense que C = CgdnA CdbnA CgdnB CdbnB CgdpB CdbpB, à l'étape 3
3.Why longueur de canal double de PMOS? Si PMOS saturer, Id dicided par
une MOS, non pas deux?étape 7

Paramètres de calcul à la main
http://python.ecs.umass.edu/ ~ cad/other/hand_params0.25.html
1.Qu'est-ce que ls dans le tableau?
2.0.25um technologie, mais Lmin = 0.24um, pourquoi?S / D jonctions "side-
diffuse », Lmin = Leffective, non?

Merci!

 
Voici quelques réflexions:

1) Vous devez chercher des cas transitions pire.Dans une porte NOR, pour passer bas, le pire des cas n'est qu'UNE NMOS dispositif de traction faible (pas deux), d'où un signal doit rester faible (alors que l'autre monte).Si vous continuez à faible B, voit la sortie de la capacité parasite de deux dispositifs PMOS, est donc le cas le pire de transition.

2) Votre pensée est généralement correcte, mais pour les raisons ci-dessus, si vous continuez à faible B du parasite de ces deux dispositifs PMOS doivent être inclus.

3) Pensez à deux dispositifs PMOS en série.L'effet est presque le même que celui PMOS dont la longueur a doublé.Même si les deux transistors de la saturation, la résistance effective est doublé.Si vous êtes encore confus, élaborer la mise en page et de voir comment le flux d'électrons, d'abord par la longueur d'une porte, puis par la longueur de l'autre.

Paramètres: Je n'ai aucune idée de ce qui est Ls.Dans certaines technologies il se réfère au facteur d'échelle sur la longueur.Mais ils devraient également inclure une mise à l'échelle Etait-ce pour la largeur.

Quant à la longueur 0,24 um 0.25um la technologie, c'est un peu arbitraire, parce que la technologie peut utiliser différentes tailles / mise à l'échelle paramètres pour obtenir les valeurs finales sur le silicium.
En ce qui concerne Lmin = Leff, c'est incorrect.Lmin est toujours ajustée, généralement par le paramètre "ld", mais vous n'avez pas celui-là.Demandez au professeur!

 

Welcome to EDABoard.com

Sponsor

Back
Top