S
svensl
Guest
Cela
m'a un peu étonné aujourd'hui.
Scénario 1)
Prenons l'exemple d'un fractional-N PLL.Le VCO de fréquence va en une chaîne de 2 / 3 des diviseurs qui sont fixés par le modulateur sigma-delta.Le SDM travaille avec un mot de 16 bits d'entrée et produit un 3 bits en sortie.Ainsi, le diviseur divise par deux N-3, N-2, N-1, N, N 1, N 2, N 3, N 4.La sortie sera env.26MHz.
Scénario 2) ci-dessus, mais la fréquence du VCO est divisée par un facteur fixe de deux heures avant d'entrer dans le diviseur.Le SDM a la même résolution, si la partie doit être représentée avec la même précision.Seul le nombre N est plus petit maintenant que nous en avons besoin seulement de diviser de moitié plus.
Q) sera-t-il une différence dans la précision de l'horloge produite à la sortie du diviseur?
D'un point de vue mathématique ne devrait pas y avoir aucune différence que le SDM qui fabrique la partie a la même précision.
Toutefois, intuitivement, je pourrais également valoir que, puisque les périodes de l'entrée de l'FB divider sont plus importantes dans le scénario deux, la FB divider auront moins "résolution" en divisant (ou de correspondants) à 26MHz.
Peut-on
s'il vous plaît part de leurs réflexions sur ce thème.
Observe,Ps.Le diviseur est utilisé à partir de:
A Family of Low-Power Truly Dividers modulaire programmable en standard 0,35-um CMOS Technology
m'a un peu étonné aujourd'hui.
Scénario 1)
Prenons l'exemple d'un fractional-N PLL.Le VCO de fréquence va en une chaîne de 2 / 3 des diviseurs qui sont fixés par le modulateur sigma-delta.Le SDM travaille avec un mot de 16 bits d'entrée et produit un 3 bits en sortie.Ainsi, le diviseur divise par deux N-3, N-2, N-1, N, N 1, N 2, N 3, N 4.La sortie sera env.26MHz.
Scénario 2) ci-dessus, mais la fréquence du VCO est divisée par un facteur fixe de deux heures avant d'entrer dans le diviseur.Le SDM a la même résolution, si la partie doit être représentée avec la même précision.Seul le nombre N est plus petit maintenant que nous en avons besoin seulement de diviser de moitié plus.
Q) sera-t-il une différence dans la précision de l'horloge produite à la sortie du diviseur?
D'un point de vue mathématique ne devrait pas y avoir aucune différence que le SDM qui fabrique la partie a la même précision.
Toutefois, intuitivement, je pourrais également valoir que, puisque les périodes de l'entrée de l'FB divider sont plus importantes dans le scénario deux, la FB divider auront moins "résolution" en divisant (ou de correspondants) à 26MHz.
Peut-on
s'il vous plaît part de leurs réflexions sur ce thème.
Observe,Ps.Le diviseur est utilisé à partir de:
A Family of Low-Power Truly Dividers modulaire programmable en standard 0,35-um CMOS Technology