a preoblem PCI

[CRISP]

Comment les différents deceide lecture / écriture cmd (mémoire morte, mémoire morte Line, la mémoire Memory multiples及Donnez, Donnez votre mémoire et annuler) lorsque maître PCI initie une transaction par DMA du Backend Logic?

 

[xv_ning999]

Dans ce cadre décider serait faite?Le maître PCI? Ou périphérique cible?

 

[CRISP]

xv_ning999 a écrit:

Dans ce cadre décider serait faite?
Le maître PCI? Ou périphérique cible?

 

[hung81]

si vous pouvez trouver ici:
www.singlix.org/trdos/PCI22.pdf

 

[andonie12]

CRISP,

Si le PCI-vous l'envoi d'un signal appelé: backend_rdn_wr dans ce cas, vous avez à construire une machine à états pour générer les signaux et read_enable write_enable de fournir au flash.Ci-dessous fait partie de ma conception sur la façon de générer l'écriture / signaux lus basé sur un signal backend_rdn_wr PCI.Faites-moi savoir si vous avez besoin de plus d'aide sur ce sujet

flash_state cas est

en cas d'inactivité => - en cours de validité de l'adresse actuelle, les données
<Flash_cen_int = '0 '; - et Chip Enable ici
<= Flash_state WE1;
quand WE1 => Wen lecteur - 30 nsec
<= Flash_wen_int pas backend_rdn_wr;
<= Flash_oen_int backend_rdn_wr;
flash_state <= WE2;
quand WE2 =>
<= Flash_state WE3;
quand WE3 =>
<= Flash_state WE4;
quand WE4 => - verrouillage des données 120 ns
<= Flash_reg flash_data_c;
<Flash_wen_int = '1 ';
<Flash_oen_int = '1 ';
flash_state <= WE5;
quand WE5 => - CEN ascenseur 150 ns et le signal
<Flash_cen_int = '1 '; - o_backend_rdy au backend PCI
flash_state <= FAIT;
quand les autres => null;

Fin de cas;

 

[abhineet22]

Maître PCI obiously

 

[Prasanna Kumar]

Je crois que nous avons C / BE commande avec 4 bits de valeur qui définit le chacune des opérations ci-dessus où l'interface esclave a à regarder et à comprendre,

 

[eelinker]

Essayez ce livre:
architecture de système PCI
PAR: Tom Shanley