A propos de la porte numéro Fringer MOS et BW

L

les rats

Guest
Je conçois une limitation Amp, le processus est ST0.13um, lorsque W / L = 23/0.13, le BW est d'environ 3 GHz, mais si la barrière nombre Fringer> 1, le BW est plus grand avec un pic.Comme je savais en utilisant la configuration Fringer peut réduire la capacité de la porte, parce que des parties communes, mais ce qui induisent un pic?
Y at-il une théorie pour expliquer ce que c'est?Je vous remercie à l'avance.

 
Je pense qu'il ya une possibilité que, depuis votre capacité de grille est réduite, le GBW est plus grande si elle est possible que le second pôle n'augmente pas en conséquence, ce qui réduit la marge de phase et provoquer un pic.

 

Welcome to EDABoard.com

Sponsor

Back
Top