A propos de la simple synchronisé RS Latch NAND

[zydgyy]

Ceci est une description de l'cadencé RS NAND Latch:
Citation:Un problème majeur qui reste est que ce circuit de verrouillage peut facilement constater un changement des niveaux d'entrée S et R tandis que l'entrée CLK est encore à un niveau logique 1.
Ceci permet au circuit de changer l'état de nombreuses fois avant le retour à la logique d'entrée CLK 0.

 

[ark5230]

Qu'est-ce qu'il dit ce que cela signifie et est correct aussi.

 

[DigitalLogician]

Voici un meilleur endroit beaucoup à apprendre sur l'synchronisé RS NAND Latch http://www.teahlab.com/multivibrators/clockedrsnandlatch/clockedrsnandlatch.html . http://www.teahlab.com/ est beaucoup plus facile de suivre que de jouer -école buissonnière.J'utilise beaucoup teahlab.C'est le meilleur site de Digital j'ai trouvé pour le moment.Vous devriez vérifier.