A propos de quelques problèmes en pipeline ADC

[lhlbluesky]

pour en pipeline ADC, si j'utilise la technologie 0,18 um, et le taux d'échantillonnage est de 15 ms / s, résolution 10 bits, par étape de 1,5 bits, quelle est alors la valeur correcte de la consommation d'électricité statique?Y at-il certains documents connexes qui donnent la simulation ou les résultats d'essais?

D'ailleurs, quand fin = 7.5m, ENOB = 7.7, SFDR = 51dB, INL = -6LSB, ces paramètres sont normaux?J'ai vu des papiers, quand à la mi-fréquence, l'ENOB \ INL \ DNL \ SFDR etc, toujours très bien.alors quelle est la cause possible de mon aide de camp, facteurs qui peuvent causer des mauvais résultats?

pls help me, je suis terriblement confus, quelqu'un peut-il me donner quelques conseils ou des papiers de référence?merci pour toutes réponse.

 

[lhlbluesky]

Can anyone help me, pls?

 

[yxo]

Je ne sais pas sur le pouvoir, mais votre ENOB, SFDR, INL _very_ sont mauvais.Comment avez-vous les mesurer?Il ya énormément d'erreurs AA, comme à faible gain des amplificateurs, CMFB doesn'work, certains transistors ne sont pas en saturation, et ainsi de suite.Attirer votre attention sur S / H en premier.Ajoutée après 39 secondes:Votre ENOB doit être d'environ 9,5

 

[lhlbluesky]

mon aide de camp est utilisé dans le CMOS Image Sensor, avant d'ADC, un DPGA est utilisée, qui peut réaliser S / fonction H.
ainsi, il n'y a pas de S / H dans mon aide de camp.

alors, quelle est la raison possible?quelqu'un peut-il m'expliquer clairement des facteurs distincts qui touchent?

 

[lhlbluesky]

aucun idéal?