a VHDL DIVISION

[yodathegreat]

Salut tous,

Je suis à la recherche d'une division (entier) en VHDL,
mais dans de nombreux cycle.(Pipilned)

Parce que ma division en un seul cycle est très très exprensive sur mon FPGA.

est normalement le changement et soustraire méthode.

Cordialement

 

[eda_wiz]

http://www.csee.umbc.edu/help/VHDL/samples/samples.shtml div_ser #

S'il vous plaît essayer cette