abandon de tension dans la LDO

S

santhoshv78

Guest
Comment puis-je réduire la chute de tension dans la LDO ..
Est-ce que par l'augmentation de la taille du transistor de puissance.
Merci

 
ajouter (ou de réduire PMOS), la tension de grille
ou bien changer la tension, mais faites attention à la jonction pn

 
pour un LDO - oui, un plus grand mosfet est le seul moyen de réduire l'abandon scolaire.

certaines méthodes avancées sont:
l'utilisation à bas seuil d'épuisement ou de dispositif pass transistor
stimuler
le corps (de moduler la tension de la citerne afin de faire corps inférieur effet Vt)
-pompe de charge plus élevée que la porte Vin.

 
utiliser un poste mosfet pour réduire la chute de tension,
de plus petites RDS sera plus la chute de tension plus faible.

 
Je suis en train d'utiliser des pass transistor PMOS.Le RDS est nécessaire 1.2ohms branchement.Je canot d'augmenter la taille trop grande depuis le passage donne plus de dépassement de la régler le comportement que le cahier des charges. (Marge de phase problème?) .. Je suis l'aide d'une simple différence de phase que l'amplificateur d'erreur.Premier pôle est à la sortie de l'amplificateur d'erreur et le deuxième pôle de production à la LDO.Charge condensateur est 4.7uF avec 1ohm ESR résistance.

Will u donner de plus amples renseignements abt DMOS aussi ..

 
La marge de phase probablement des problèmes viennent du fait que vous utilisez un meunier de l'erreur Opamp amp.

Lorsque vous augmentez le PMOS, vous augmentez la charge capacitive vu par le Opamp.Conduite d'un plus grand besoin de plus de meunier plafond d'indemnisation.Tout ce
qu'il faut faire pour conduire un plus grand capuchon (passe appareil) est d'augmenter l'indemnité.

Pour ce faire, vous devez utiliser une résistance en série avec votre indemnisation cap.Cela ajoute un zéro qui annule le zéro du lecteur transistor.La valeur de résistance doit être d'environ 3 fois la gm de votre lecteur transistor (sortie de Opamp fet, pas device) Habituellement 2k-10k est l'endroit où je me retrouve en eux, en série avec la comp cap.Maintenant, votre comp cap est beaucoup plus faible pour la même marge de phase.

Une autre idée serait d'utiliser une erreur cascode plié ampères au lieu de meunier amp.Maintenant, votre principal pôle est à C * Rout de la cascode amp.Conduite d'un plus gros bouchon vous rend plus stable.Ce serait mon choix pour votre projet.

DMOS est très puissant pour sa taille, donc de manière très efficace.Mieux, à mon avis, pour que les applications de commutation pour les applications linéaires.Peut-être un latéral DMOS serait une bonne chose parce que vous
n'avez pas besoin d'utiliser le substrat, mais la plupart vertical DMOS que j'ai vu utiliser le substrat, que vous ne voulez pas reliés au monde extérieur, sauf à GND ..

Je pense que PMOS est un bon choix pour vous.Gabriel Alfonso Rincon Mora a écrit sa thèse sur
la LDO, je pense que vous aurez beaucoup d'idées de celle-ci.Il parle également de renforcement du corps,
ce qui pour le PMOS à tirer une petite quantité de courant sur le corps.Vt est abaissé et la sortie fet semble plus puissant.J'ai seulement vu un succès implemenation de ce que je vous demande instamment de rester à l'écart
jusqu'à ce que vous obteniez le niveau implemenation fonctionne bien.Dessin à l'heure actuelle hors de l'organisme vous met à risque élevé de latchup, qui est vraiment mauvais quand un mosfet verrous
jusqu'à 1A.

Ma suggestion est d'accroître la PMOS à 1.2mOhm à vos spécifications les plus bas d'abandon.Maintenant, augmentation de la compensation sur le meunier ampères
jusqu'à ce
qu'il soit stable à température froide
et rapide des modèles.Ou passer le message d'erreur à un ampère cascode plié, et le grand capuchon (PMOS porte) devrait vous donner un système très stable.

 
electronrancher chers,
can u plz post thèse de Gabriel Alfonso Rincon Mora .. je ne suis pas en mesure o l'obtenir à partir d'autres sources ..
observe

 
Salut, electronrancher

Je me demande fold_cascode votre structure stablity.Parce que, il ya deux pôles à basse fréquence: l'un est formé par le capuchon de sortie et de sortie de résistance, l'autre formé par la grande porte de la capacité
du mois et la sortie de la résistance amplier.

Comment pouvez-vous vous assurer que votre systme est stable? Et
pôle, qui est le pôle dominant? Comment Zero formé sur l'ESR et de la production de cap?

 
electronrancher a écrit:

La marge de phase probablement des problèmes viennent du fait que vous utilisez un meunier de l'erreur Opamp amp.Lorsque vous augmentez le PMOS, vous augmentez la charge capacitive vu par le Opamp.
Conduite d'un plus grand besoin de plus de meunier plafond d'indemnisation.
Tout ce qu'il faut faire pour conduire un plus grand capuchon (passe appareil) est d'augmenter l'indemnité.Pour ce faire, vous devez utiliser une résistance en série avec votre indemnisation cap.
Cela ajoute un zéro qui annule le zéro du lecteur transistor.
La valeur de résistance doit être d'environ 3 fois la gm de votre lecteur transistor (sortie de Opamp fet, pas device) Habituellement 2k-10k est l'endroit où je me retrouve en eux, en série avec la comp cap.
Maintenant, votre comp cap est beaucoup plus faible pour la même marge de phase.Une autre idée serait d'utiliser une erreur cascode plié ampères au lieu de meunier amp.
Maintenant, votre principal pôle est à C * Rout de la cascode amp.
Conduite d'un plus gros bouchon vous rend plus stable.
Ce serait mon choix pour votre projet.DMOS est très puissant pour sa taille, donc de manière très efficace.
Mieux, à mon avis, pour que les applications de commutation pour les applications linéaires.
Peut-être un latéral DMOS serait une bonne chose parce que vous n'avez pas besoin d'utiliser le substrat, mais la plupart vertical DMOS que j'ai vu utiliser le substrat, que vous ne voulez pas reliés au monde extérieur, sauf à GND ..Je pense que PMOS est un bon choix pour vous.
Gabriel Alfonso Rincon Mora a écrit sa thèse sur la LDO, je pense que vous aurez beaucoup d'idées de celle-ci.
Il parle également de renforcement du corps, ce qui pour le PMOS à tirer une petite quantité de courant sur le corps.
Vt est abaissé et la sortie fet semble plus puissant.
J'ai seulement vu un succès implemenation de ce que je vous demande instamment de rester à l'écart jusqu'à ce que vous obteniez le niveau implemenation fonctionne bien.
Dessin à l'heure actuelle hors de l'organisme vous met à risque élevé de latchup, qui est vraiment mauvais quand un mosfet verrous jusqu'à 1A.Ma suggestion est d'accroître la PMOS à 1.2mOhm à vos spécifications les plus bas d'abandon.
Maintenant, augmentation de la compensation sur le meunier ampères jusqu'à ce qu'il soit stable à température froide et rapide des modèles.
Ou passer le message d'erreur à un ampère cascode plié, et le grand capuchon (PMOS porte) devrait vous donner un système très stable.
 
Voici le lien vers le LDO thèse:

Courant efficace, Low Voltage, Low Dropout régulateurs
par Gabriel A. Rincón-Mora
Ph.D.Thèses en 1996 GIT
Volume: 198 pages

http://www.yourcircuits.com/inc/sdetail/2623?xtr=ldo_thesis

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top