O
ossroosh
Guest
Salut,
Dans un projet à grande échelle peser, j'ai rencontré un problème étrange.
, ATmega32
and RS-232 serial interface to construst a logging system.
J'ai employé AD7730BNZ,
ATmega32
et RS-232 interface série à construst un système de journalisation.À la recherche sur le net j'ai trouvé que d'autre ont eu Somone excactly mon problème avec la mise en uvre AD7730.La voici:
"J'utilise une AD7730BN et une souche de calibre avec une sensibilité 2 mV / V, donc la gamme de tension d'entrée est -0 .. 10mV avec 5V excitation. Canal actif: IN1 AIN1-;
Après la mise en place du CAD et regs FILTRE, int application à grande échelle.calibration, le contenu du registre de gain est négligeable changé, mais après 0-int échelle.calibration, le contenu du registre de décalage est de 800000 - comme avant l'étalonnage.Après que la partie est réglé en mode de conversion en continu.
, independently of the input range, chop/nonchop mode or any other settings.
Après chaque front descendant du RDY, le registre de données est lue, mais il est toujours FFFFFF,
indépendamment de la plage d'entrée, hacher / nonchop mode ou tous les autres paramètres.Le contenu du reg DATA est FFFFFF même sur le départ - après avoir élevé de pointe sur RESET.
Semble t-il la pièce est demaged ou est-il quelque chose, que je prendrai soin?Je me doutais bien que le registre de données a été verrouillée en place en raison de l'enchaînement de puissance (DVDD et le système de circuit numérique est mis sous tension avant AVDD), toutefois, j'ai utilisé 47ohm résistances en série avec toutes les entrées / sorties numériques pour éviter les courants excessifs.C'est peut-être pas assez? "
Il ya eu une suggérer mais unsufficint:
"AD7730 AVDD peut être activée après DVDD. Dans ma conception AVDD (5V) est devenu hors de la puissance en mode de minimiser et allumé de nouveau, si la touche est enfoncée (VDD = 3.6V). Tous les fils sont creux IO 470 Ohms passé. Dans mes plus anciens Design no résistances sont utilisés (mais AVDD est liée à DVDD = 5V). Dans les plus anciennes de conception
j'en ai un (je ne sais plus ce que exectly) problème avec le CDA et la décision était: DATALINEtoADC a été pilotée au plus bas, même
lorsque les données sont lues (Dataline otrher creux).Je ne sais pas pourquoi,
mais dans la conception défaut, ce code n'est pas nessesary.
Une autre chose - en weighscale, qui nous produisons, selfcalibrating d'ADC n'est pas utilisé (je ne me souviens plus pourquoi).
De fermeture (et au préchauffage) de I puce ont voyez, quand est AGND
pas liée à DGND.
Que proposeriez-vous? Est-ce qu'il ya quelqu'un qui pourrait m'aider?
Dans un projet à grande échelle peser, j'ai rencontré un problème étrange.
, ATmega32
and RS-232 serial interface to construst a logging system.
J'ai employé AD7730BNZ,
ATmega32
et RS-232 interface série à construst un système de journalisation.À la recherche sur le net j'ai trouvé que d'autre ont eu Somone excactly mon problème avec la mise en uvre AD7730.La voici:
"J'utilise une AD7730BN et une souche de calibre avec une sensibilité 2 mV / V, donc la gamme de tension d'entrée est -0 .. 10mV avec 5V excitation. Canal actif: IN1 AIN1-;
Après la mise en place du CAD et regs FILTRE, int application à grande échelle.calibration, le contenu du registre de gain est négligeable changé, mais après 0-int échelle.calibration, le contenu du registre de décalage est de 800000 - comme avant l'étalonnage.Après que la partie est réglé en mode de conversion en continu.
, independently of the input range, chop/nonchop mode or any other settings.
Après chaque front descendant du RDY, le registre de données est lue, mais il est toujours FFFFFF,
indépendamment de la plage d'entrée, hacher / nonchop mode ou tous les autres paramètres.Le contenu du reg DATA est FFFFFF même sur le départ - après avoir élevé de pointe sur RESET.
Semble t-il la pièce est demaged ou est-il quelque chose, que je prendrai soin?Je me doutais bien que le registre de données a été verrouillée en place en raison de l'enchaînement de puissance (DVDD et le système de circuit numérique est mis sous tension avant AVDD), toutefois, j'ai utilisé 47ohm résistances en série avec toutes les entrées / sorties numériques pour éviter les courants excessifs.C'est peut-être pas assez? "
Il ya eu une suggérer mais unsufficint:
"AD7730 AVDD peut être activée après DVDD. Dans ma conception AVDD (5V) est devenu hors de la puissance en mode de minimiser et allumé de nouveau, si la touche est enfoncée (VDD = 3.6V). Tous les fils sont creux IO 470 Ohms passé. Dans mes plus anciens Design no résistances sont utilisés (mais AVDD est liée à DVDD = 5V). Dans les plus anciennes de conception
j'en ai un (je ne sais plus ce que exectly) problème avec le CDA et la décision était: DATALINEtoADC a été pilotée au plus bas, même
lorsque les données sont lues (Dataline otrher creux).Je ne sais pas pourquoi,
mais dans la conception défaut, ce code n'est pas nessesary.
Une autre chose - en weighscale, qui nous produisons, selfcalibrating d'ADC n'est pas utilisé (je ne me souviens plus pourquoi).
De fermeture (et au préchauffage) de I puce ont voyez, quand est AGND
pas liée à DGND.
Que proposeriez-vous? Est-ce qu'il ya quelqu'un qui pourrait m'aider?