ADC TEST [Matlab code] en utilisant Logic Analyzer

[ljy4468]

Salut à tous
J'ai une question à propos ADC TEST.
J'ai reçu un code Matlab pour l'analyseur de données logique dans MAXIM Page d'accueil.
Mais je suis confus à ce sujet.

Dans le code ...
.
.
.

Figure;
plot ([1:] numpt, code);
title ('HEURE DE DOMAINE')
xlabel («échantillons»);
ylabel («SORTIE NUMERIQUE CODE ');
Dout = code-(2 ^ numbit-1) / 2;% Re-centre de l'entrée sinusoïdale numérisés
Doutw = Dout;
Dout_spect = fft (Doutw);
Dout_dB = 20log10 (abs (Dout_spect));
Figure;
maxdb = max (Dout_dB (1: numpt / 2));
plot ([0: numpt/2-1] .fclk / numpt, Dout_dB (1: numpt / 2)-MaxDB);
grille;
titre («FFT complot»);
xlabel ('ANALOG INPUT de fréquence (MHz)');
ylabel ('amplitude (dB)');
.
.
.

Je me demande ce .-->
Dout = code-(2 ^ numbit-1) / 2;% Re-centre de l'entrée sinusoïdale numérisés

code signifiant «code de sortie numérique ..
Exemple, en 3bit ADC, il n'y a que 9code. (0,1,2,3,4,5,6,7,

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Frais" border="0" />Ai-je raison????

Alors pourquoi recentrer la sinusoïdal d'entrée numérique???
sortie du code doit être centrée autour de 0??

Toute personne m'aider