Aide à la cadence icfb

S

sar_1232000

Guest
Salut,

Iam icfb en utilisant pour la première fois pour obtenir la mise en page pour un module.
Le module est défini dans le fichier ou soit verilog schéma de base en utilisant les portes et les flipflops NCSU_digital_parts données dans une bibliothèque de icfb.

En schématique, le problème est flipflops
et ces portes ne sont pas une mise en page et le résumé en vue de la bibliothèque.Ainsi ai-je besoin pour créer des mises en page pour ces premiers et ensuite les utiliser dans le module de haut niveau?

Puis l'un ou de proposer un simple moyen d'obtenir plus facilement la mise en page?les deux fichiers et de verilog schéma ...

Merci & Regards,
Aarthi.

 
Aarthi Salut,

Je suppose que u veux faire le schéma pour la LVS en tat de cause, les parties numériques ne sont pas une mise en page ou vue abstraite.avec la bibliothèque de cellules et peut apporter une vue schématique

Suresh

 
Vous aurez à faire la mise en page à partir de zéro.Selon votre processus de technologie il ya quelques alternatives, mais je ne peux pas vous aider si je ne connais pas le processus.S'agit-il d'un processus commun, comme l'AMI ou TSMC?

observe,

diemilio

 
Je pense que
c'est un processus de TSMC.Mais la mise en page par défaut pour les bibliothèques ont NMOS, PMOS
etc .. non pas pour les portes ou flipflops ..

-Aarthi.

 
Je peux faire une vue schématique de la bibliothèque de cellules et la simuler.Mais
j'ai aussi besoin de la mise en page en utilisant le schéma de mise en page automatique dans icfb.Mais, depuis la bibliothèque de cellules
n'ont pas de vue la mise en page, il ne fonctionne pas.

Ai-je besoin pour créer la mise en page pour les portes et les D-bascule à partir de zéro?Y at-il une alternative?

-Aarthi.

 
Eh bien, ce que je pense est que vous pouvez utiliser les bibliothèques de l'OSU.Mais alors, vous devrez re-synthèse de votre circuit en utilisant la bibliothèque de leur correspondant, mais cela ne devrait pas être un gros problème.

Qu'est-ce que
j'ai l'habitude faire est:

En utilisant la synthèse Synopsys' Design Compiler (ou @ qu ltera
du (at) RTU, Mentor Graphics ModelSim, etc)

Cadence Encounter utilisation
du lieu
et de route.

Importer layout pour Virtuoso (ce que vous appelez icfb) pour exécuter la RDC, d'extraire du circuit et post-layout simulations pour vérifier que tout fonctionne correctement.

Voici le lien à l'OSU VLSI site.Vous pouvez trouver des bibliothèques pour AMI 0.5, AMI 0,25, et 0,25 TSMC TSMC 0,18

http://vcag.ecen.okstate.edu/projects/scells/

Hope this helps,

diemilio

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top