S
sivasankar
Guest
Salut,
Nous utilisons l'outil DFT mentor »FastScan" pour les ATPG essais.Ici, nous
voulez générer WGL fichier pour ATE, Nous pourrions geneate WGL fichier pour tester,
Mais les signaux afin de port sont spécifiés dans la netlist n'est pas
maintenu dans WGL.
En netlist nous avons des signaux d'entrée et de sortie sont mélangés, mais tout
générant WGL pour tester, nous voyons des signaux de port sont classés comme intrants
suivie par les résultats.
Nous voulons que l'outil FastScan de maintenir le signal du port que par la netlist
ordre dans WGL.Je voudrais connaître les options disponibles pour que
maintenir l'ordre des ports comme indiqué dans la netlist.
Peut gens DFT m'aider?
Merci
Siva
Nous utilisons l'outil DFT mentor »FastScan" pour les ATPG essais.Ici, nous
voulez générer WGL fichier pour ATE, Nous pourrions geneate WGL fichier pour tester,
Mais les signaux afin de port sont spécifiés dans la netlist n'est pas
maintenu dans WGL.
En netlist nous avons des signaux d'entrée et de sortie sont mélangés, mais tout
générant WGL pour tester, nous voyons des signaux de port sont classés comme intrants
suivie par les résultats.
Nous voulons que l'outil FastScan de maintenir le signal du port que par la netlist
ordre dans WGL.Je voudrais connaître les options disponibles pour que
maintenir l'ordre des ports comme indiqué dans la netlist.
Peut gens DFT m'aider?
Merci
Siva