Aide-moi à la conception de multiplexeur en utilisant SCL

[Gawad]

dans la conception d'un multiplexeur à l'aide SCL, la sortie de la première étape est swing basse tension et est proche de Vdd, comment il peut être utilisé en tant que contribution à l'étape suivante, c'est à dire à la fois la sortie haute et basse États rendra le mos contrôlés , ne pas spécifier un chemin pour le courant!

aussi, comment convertir SCL au CMOS?

 

[sxqzj]

Est-SCL une technologie de circuit?

 

[linuxluo]

Salut,
ce qui est SCL?Pouvez-vous donner plus d'explications?

 

[bob_lv]

SCL est couplé logique sourec, qui est aussi appelé CML (logique en mode courant).Vous pouvez serch cml dans edaboard.

 

[drabos]

SCL: Source Coupled Logic

Cette famille de circuits de pilotage utilise actuellement afin de réaliser les fonctions logiques nécessaires.L'important préférence plus de la logique SCL est la variation de tension réduite et qu'elles sont différentielle.De qui viennent: une vitesse plus élevée, l'amélioration de la pureté spectrale, moins de bruit.

L'inconvénient de la structure est la cuurrent consommation continue, ce qui rend plus difficile l'aide en mode veille.