L
lovseed
Guest
Je suis la conception d'un DAC 14 bits.Pour compenser les erreurs systématiques gradient, j'ai besoin de contrôler la séquence de commutation des sources actuelles de MSB.
Je me réfère à l'article "Un 14-bit Précision intrinsèque Q ^ 2 Random Walk CMOS DAC"
Mais je ne suis pas très bien comment la mettre en uvre la logique de décodage avec une implémentation spéciale VHDL utilisant des tables de consultation.
Toute personne en connaître les détails?
Je me réfère à l'article "Un 14-bit Précision intrinsèque Q ^ 2 Random Walk CMOS DAC"
Mais je ne suis pas très bien comment la mettre en uvre la logique de décodage avec une implémentation spéciale VHDL utilisant des tables de consultation.
Toute personne en connaître les détails?