Aidez-moi à comprendre un chronogramme de registre à décalage

R

ryusgnal

Guest
Qu'est-ce que la sortie Q3, Q2 et Q1 et Q0 en réponse à clk et data_in? [URL = http://imageshack.us]
dffvk2.jpg
[/URL]
 
On dirait que les devoirs, alors voici une astuce: Chaque transferts D-flop D à Q au front montant de l'horloge.
 
Mais pour le second registre, l'entrée est en train de changer lorsque l'horloge hausse . Alors, quelle est la taht la sortie du deuxième registre seront transférés à Q?
Click to expand...
 
C'est une bonne question. En général, on peut supposer le retard de propagation d'horloge à Q est supérieure à la durée de maintien d'horloge à l'entrée D. En d'autres termes, la seconde bascule capte ses données d'entrée D un peu avant la sortie du premier flop de Q commence à changer. Je pense que toutes les familles logiques sont conçu pour se comporter de cette façon, nous pouvons les relier facilement.
 
ceci pour sensivty bord, il est d filpflop est le délai d'une heure. 1 CLK q3 = 0,2 clkq3 = 1,3 = 0,4 clkq3 clkq3 = 1,
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top