Aidez-moi avec un programme de bits de comparaison 2 en VHDL

[fm_com_28]

Cher,

Je veux concevoir un comparateur bits 2 en utilisant VHDL qui prend deux std_logic_vectrors unsigned A et B et produit bits L, G, E, où

L = 1, si A <B
G = 1, si A> B
E = 1, si A = B

Donc, si on peut m'aider à trouver un programme pour ce modèle,
en ce qui concerne

 

[nand_gates]

C'est très simple!
Pour réutilisables conception générale plus voir fiche technique pour CD4585.

Code:

IEEE bibliothèque;

ieee.std_logic_1164.all utilisation;comparateur entité estport (

A: dans std_logic_vector (1 downto 0);

B: en std_logic_vector (1 downto 0);

L: std_logic hors;

G: std_logic hors;

E: std_logic out);comparateur fin;comportement de l'architecture de comparaison estcom - comprocessus (A, B)

variable G_tmp: std_logic;

variable L_tmp: std_logic;

variable E_tmp: std_logic;

commencer - processus

G_tmp: = '0 ';

E_tmp: = '0 ';

L_tmp: = '0 ';

si A> B alors

G_tmp: = '1 ';

elsif A = B, alors

E_tmp: = '1 ';

d'autre

L_tmp: = '1 ';

fin si;

G <= G_tmp;

E <= E_tmp;

L <= L_tmp;

processus de bout;com fin;