M
mohdsalim
Guest
bonjour, je fais mon travail de recherche Tiny Encryption Algorithm (TEA) en utilisant un langage VHDL. Je dois arriver à un 1 bit et 8 bits complet Adder (FA) et soustracteur et 8 bits XOR. J'ai pour crypter et décrypter les fichiers et l'utilisation de décalage à gauche 2 fois, et passer 3 fois à droite. Les tailles de blocs de 16 bits, la taille des clés de 32 bits et les cycles de 8 bits. Delta est donnée par la racine de 5 à 1 multiplier par 2 à la puissance de sept ans. Je ne peux pas commencer tant que je ne comprends pas la chose au premier abord. Avez-knowlegde considérable de VHDL, mais cette chose, je n'ai obtenu aucune idée. Quelqu'un peut-il s'il vous plaît expliquez-moi ce que cette histoire. Merci