alimentation double pour LVDS Tx ...

  • Thread starter bharatsmile2007
  • Start date
B

bharatsmile2007

Guest
Salut à tous,

Quelle serait la nécessité d'avoir LVDS Tx alimentation double?

J'ai vu une adresse IP LVDS qui dit:

3,3 V / 1,8 V alimentation double ..

Voudrait-on m'expliquer les avantages / inconvénients de l'alimentation électrique double LVDS Tx ...?

Merci

 
Probablement "ou | ou" on entend, c'est à dire avec des œuvres ou 3,3 V (jusqu'à) 1.8V.

 
Dans les procédés CMOS nombreux, les œuvres partie numérique à 1.8v mais il ya aussi 3.3V pour analogique principalement.

LVDS norme exige 1.2V en mode commun et 0,4 diff.C'est assez compliqué à obtenir avec 1.8V -10%.C'est pourquoi l'entrée de la tx LVDS est de 1,8 V (numérique), mais plus tard, elle est décalée vers le haut vers le domaine 3.3V

 
Salut PaloAlto,

Quelle serait la tension de mode commun pour l'Afrique sub-LVDS?

Merci beaucoup ...

 
Je suis désolé.Je ne connais pas ces spécifications

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triste" border="0" />
 
J'ai lu quelques articles à ce sujet.
Vous pouvez modifier les deux postes P-MOS du pont en H pour les deux sources de courant d'avoir le même courant et le CVM avec moins de DMV.
Mais il est seulement nécessaire pour la DMV <2,5 V

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top