Analog gars qui essaye de comprendre le monde numérique :-)

[Humungus]

Salut les gars,

Je suis un gars analogique pur dans un projet que j'ai besoin de mettre en oeuvre un bloc numérique sur un ASIC.

Le client dispose d'un code VHDL-validé FPGA et je dois évaluer le nombre de portes, la consommation d'énergie et des contraintes de temps.

Quelqu'un peut-il me guider sur la façon de procéder, quels sont les outils à utiliser et comment définir les contraintes de temps?

Vraiment Merci beaucoup.

 

[pmat]

Salut,
vient d'embaucher un Digital Guy ...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />Pavlos

 

[tariq786]

ISE Xilinx outil utilisé pour cette opération.Google pour Xilinx ISE démarrage rapide tutoriel.

Vous serez tous ensemble

 

[BAR]

Êtes-vous cibler un ASIC ou un FPGA pour le numérique?Si vous ciblez un ASIC, alors vous aurez besoin d'un outil de synthèse, tels que la conception de compilateur.Savez-vous quels sont les outils dont vous disposez?

 

[ljxpjpjljx]

Pour FPGA, vous pouvez utiliser l'outil ISE de Xilinx qui interagrated tous les outils flot de conception, et pour ASIC, vous devriez avoir un autre outil: DC pour la synthèse, PT pour STA, ncsim ou VCS pour la simulation!

 

[hgby2209]

évaluer le nombre de portes -> vous devez faire la synthèse ou l'utilisation des outils FPGA à faire la synthèse que vous pouvez obtenir le nombre de portes
consommation d'énergie - PRIMEPOWER utilisation> d'évaluer ou de traduire la netlist niveau des portes d'épices que d'épices utilisé pour évaluer
contraintes de temps -> vous avez besoin de discuter avec le prestataire de HDL code numérique