Analog IP Develeopment-Ce que vous allez demander de plus?

[superluminal]

Salut à tous

Bientôt je vais à un entretien en tant que développeur analogiques ou IP, vous pouvez appeler, analog design IC.Je "crois" J'ai un bon fond sur elle, mais je voudrais savoir si vous me entretien, quel type de questions à poser?

Cela m'aide beaucoup

Merci d'avance

 

[bimbla]

Ceci est une bonne façon et novatrices d'utiliser le forum.

Vous devriez être grâce à la conception analogique.Concepts de placements partie, le routage et les questions connexes qui pourraient faire problème dans le spectre donné freq.
Designers analogique plus que toute autre chose, se fier beaucoup sur leur expérience et intiution.

All the best.

bimbla.

 

[sutapanaki]

On pense que je voudrais vous demander est ce qui est la cause de la résistance de sortie de transistors MOS - avec bonne explication de celle-ci, d'où il vient, etc Pouvez-vous répondre?

 

[superluminal]

Suite à la définition de la conductance de sortie (d'un point de vue physique, j'aime bien cette expression, mais pas de différence) pour un transistor MOS, il est (DI / DV).

À partir de laquelle on peut voir que si le courant est constante, indépendante de la tension appliquée fuite, nous aurons zéro conductance (impédance de sortie infinie).Il s'agit, dans une certaine mesure, le cas pour les MOS ancien canal de long avec résistance de sortie de l'ordre de M ohm.

Mais pour le canal court MOS les caractéristiques IV montre une augmentation du courant de sortie avec une tension croissante drain menant à faible valeur évidente pour la résistance de sortie.

L'augmentation du courant de sortie avec une tension de drain (d'où la diminution de la résistance de sortie) est due à:
1 - Site Longueur Modulation (CLM)
2 - Egoutter induced abaissement de la barrière (DIBL) - ce qui diminue la tension de seuil avec la tension drain augmenté conduisant à débit supplémentaire de courant.
3 - Punch Through - comme les baisses longueur de canal, la source et l'appauvrissement des régions fuite voir de très près les uns des autres.Cela permet au champ électrique due à la fuite de tension de tirer quelques électrons à travers la région épuisement et loin de la couche d'inversion conduisant à la composante actuelle supplémentaires.

Merci pour votre question et d'attendre plus!

 

[NoZone]

une question pour vous, quelle est la composante du bruit de phase du VCO, et comment voulez-vous réduire le bruit de phase d'un VCO CMOS.

On m'a demandé une fois.

 

[godz]

bonne réponse pour CMOS impédance de sortie, en dépit d'entre vous ont parlé de l'impédance de sortie à la fois dans la région triode et la saturation (active) région.
bien copain, pouvez-vous nous dire pourquoi le gain de conversion d'un mélangeur équilibré double 4dB active est inférieure à la valeur attendue pour l'étape de la même transconductance avec le courant de polarisation même?!
Wow, ça fait du bien d'être un intervieweur

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />

 

[sutapanaki]

Bien.I'm 90% satisfait de votre réponse sur l'impédance de sortie du MOST.Mais pourquoi la modulation canal exemple longueur diminue l'impédance.Et parce que je antisipate votre réponse, je voudrais vous demander de répondre non pas en fonction d'une formule, mais d'un point de vue plus physique.Pourquoi le courant dans augmente la saturation avec des tensions de fuite plus élevé.Supposons dispositif canal long.
Deuxième question.Si vous possédez un amplificateur - FLASH ou OTA.Que voulez-vous faire pour augmenter le gain et, respectivement, que voulez-vous faire pour augmenter la bande passante?Ce qui distingue une limite à l'augmentation du BW, ou un gain?

 

[my_design]

La question que je voudrais vous demander est
(1) projet combien de conception de circuits intégrés analogiques vous avez terminé.

(2) Votre rôle dans chaque projet.

 

[superluminal]

Eh bien, laissez-nous face à cette tempête de questions dans l'ordre!

NoZone:

Les composantes de bruit de phase VCO sont principalement dues au bruit et de scintillement, en principe, de tension interne et les sources de bruit en courant dans la boucle d'oscillateur.Ces sources à l'intérieur de la boucle sont amplifiées grâce à l'amplificateur de l'oscillateur et ajouter à la fréquence de sortie du VCO, source d'incertitude dans la définition de zéro événements de passage dans la forme d'onde de sortie par rapport à une sortie propre.Ici, je veux me souvenir de quelques mots d'Asad Abidi J'ai lu une fois: «... il n'ya pas une méthode satisfaisante pour prédire le bruit de phase dans la détente et les oscillateurs CMOS ring, ni un traitement qui unifie et différencie les mécanismes que le bruit comment tension et le courant de certains composants du circuit d'un oscillateur à transformer en bruit de phase "

Pour réduire le bruit de phase dans un CMOS VCO il ya beaucoup de choses à prendre en charge à propos des débuts du plancher de planification de topologies de circuit utilisé comme:
-Vous devez placer le VCO aussi loin que possible de la partie numérique bruyante de votre système (pour diminuer les effets du bruit substrat) et bien garder sa ligne de commande sous forme de bruit que possible.
-En outre, la topologie du compteur dans la PLL affecte la gigue induite par le biais, par exemple, certains skew horloge dans les étapes comptoir.
-Une bonne conception des miroirs de courant dans le PFD fournit "opération" tranquille quand PLL est verrouillée et réduit le bruit de phase.
-Une bonne conception des VFI pour réduire la durée de-Dead Zone est nécessaire pour réduire la dégradation de bruit de phase de la PLL.
-Utilisation de topologies différentielles pseudo, avec une certaine prudence, réduit le bruit de courant induit, fait baisser la tête circuit-Salle et augmente la balançoire de sortie.

godz:

Je pense que la cause de l'impédance de sortie dans la région triode est évident que le courant et la tension drain sont liés les uns aux autres dans une relation linéaire directe, si la tension de drain est plus faible que la tension assez overdrive.Ainsi, je ne parle pas de lui.

Quant à la question délicate vous avez posté au gain de conversion au mélangeur équilibré double actif et le stade de transconductance - tou de suite, je n'ai pas de réponse claire.Il me semble que je dois faire quelques investigations à ce sujet!(J'aime bien ce type de questions - mais pas dans une interview!)

sutapanaki:

Au début de la saturation, le canal en pincé descendre à l'égout.Avec des tensions de fuite plus élevé, la pincée-off point se déplace vers la source de maintien de son potentiel à la même valeur de la tension de saturation.En Cas de la chaîne de long, sans aucun effet d'abaisser la tension de seuil, la différence entre la tension appliquée et la tension de saturation est appliquée sur la région entre la fin de drain et la pincée de-off point menant à l'augmentation du champ électrique qui attirent plus d'électrons, ou il les appelle à plus grande vitesse, de la Manche à la fin de vidange et donc augmenter le courant de drain.En fait, ces électrons s'écoulent de la surface et son analyse appelle quelques 2D solution de champ électrique.J'espère que j'ai obtenu ce que vous voulez me répondre.

À propos de la deuxième question, je voudrais savoir si vous me demandez d'augmenter le gain et ensuite augmenter la bande passante en même temps ou tout simplement comment les augmenter séparément.Je pense que la limitation à augmenter la bande passante et du gain est la stabilité de l'amplificateur et les facteurs de performance requises, comme, par exemple, vitesse de montée.

my_design:

Merci pour vos questions, mais le type de questions visant est de type technique et non liée à l'expérience ou les travaux antérieurs comme cela devrait être déjà connu de l'interviewer à l'avance.

Un grand merci pour vous tous.Waiting for more!

 

[sutapanaki]

Encore une fois bonnes réponses.Il ya juste un peu de chose que je ne suis assez d'accord avec:
«... conduisant à l'augmentation du champ électrique qui attirent plus d'électrons, ou bien il les tire à vitesse plus élevée, de la Manche à la fin de vidange et donc augmenter le courant de drain.
Je ne pense pas que le domaine de l'appauvrissement de la région attire plus d'électrons à une vitesse supérieure.Pour moi, la vitesse y est soit saturé ou est la vitesse à laquelle les électrons quitter le pincé-off canal.C'est parce que la source d'électrons est en fait le canal - comme une cascade dont through-vente est définie par la quantité d'eau, il ya juste avant (à la limite de) la chute d'eau.Pour moi, l'impédance de sortie vient de l'reducton de la longueur utile de la partie restante de la chaîne - le Vdsat même tension à une longueur plus courte, devrait se traduire par une plus grande vitesse (si non saturés) pour la même quantité de charge (définie par VGS - Vt).
Pour le gain et BW - Eh bien, allons la découper en 3 parties: augmenter / diminuer le gain seul; augmenter le BW seul; Que feriez-vous si vous voulez plus de gain à un plus BW ou désirez plus d'BW pour le même gain.
Et une fois que vous avez mentionné slew-rate, voici une autre: en général tua-limitation taux est dit venir de la capacité Miller (lorsque vous utilisez ce type de compensation).Disons que la charge / capacité de sortie est de taille comparable à la Miller (pas le meunier efffective) capacitance.Comment la capacité de sortie d'influencer la SR?