Assertions

A

arpan_sen

Guest
Salut,
Je crois que le mécanisme d'assertion entre VHDL et SystemVerilog diffèrent
considérablement.Je voulais savoir si PSL ou d'ailleurs n'importe quel autre ne
a le même genre de caractéristiques assorties.
Merci.# Utilisez le forum approprié pour l'affichage.
(Topic déplacé de Ebook upload / download) # Marie65
 

Welcome to EDABoard.com

Sponsor

Back
Top