Atmel SAM9 interface FPGA

L

lapserdak

Guest
Bonjour! Je cherche un moyen rapide de l'interface entre un processeur à SAM9X25 FPGA. En fait, pour mon application d'un bus parallèle est parfait. Le truc, c'est que je vais certainement envie d'utiliser une mémoire DDR2, je ne vais pas être en mesure d'utiliser le même bus pour les FPGA. Quelqu'un at-sait une solution? Je vous remercie!
 
De nombreuses solutions: les protocoles de série: UART SPI I2C En outre, vous pouvez mettre en œuvre une communication parallèle très simple personnalisé à l'aide de la GPIO du MCU
 
Merci, Shaiko! Mais ceux-ci ne fonctionnera pas. Trop lente, chacun d'eux. J'espérais un moyen de l'interface en parallèle avec le DDR et FPGA, peut-être en divisant le bus de données, ou quelque chose.
 
Le plus élevé possible. Je peux seulement estimer aujourd'hui, mais en termes de points de base, il me faudra plus de 1Gbps. Non pas que je vais avoir beaucoup de données à transférer, mais les contraintes de temps sont très strictes dans la présente demande, de sorte née réponse immédiate, temps de latence minimum, etc
 
Pourquoi ne pas relier le bras vers le FPGA via le bus rapide et puis connectez les broches du FPGA à la mémoire? De cette façon, toutes les données de l'ARM pour la RAM devra passer par le FPGA.
 
Ceci est le plan B :) Ou en fait, C, parce que dans ce cas, je vais simplement utiliser autre CPU, plus approprié. Le problème, c'est que je vais probablement utiliser deux processeurs dans le système, afin passant par les deux mémoires FPGA, il sera énorme. Et je ne veux pas mettre en œuvre les contrôleurs SDRAM dans le FPGA, parce que je l'ai dans la CPU et je ne veux pas perdre la logique. Shaiko, savez-vous comment ils se connectent flash pour ce CPU? Je demande, parce que je ne pouvais pas encore comprendre, si et comment les contrôleurs de mémoire peuvent travailler en parallèle.
 
Permet de faire un pas en arrière. Quel est le système que vous essayez de mettre en œuvre? et quelle solution architecturale avez-vous eu à l'esprit? [COLOR = "Silver"] [SIZE = 1] ---------- Post ajouté à 12h21 ---------- Le post précédent était à 12h20 ---------- [/SIZE] [/COLOR] La technologie du silicium n'a rien à voir avec la façon dont ils communiquent. De nombreuses formes sont disponibles. Série et parallèle. Fiche technique s'il vous plaît ...
 
Je vais essayer de poster uniquement les informations pertinentes, ok? Donc, il ya un FPGA qui gère notre communication propriétaire d'esclaves différents dispositifs-capteurs, etc Le CPU doit faire plusieurs calculs avec chacun d'eux une fois par minuterie d'interruption-20usec. D'autre part, toutes les communications qui sont nécessaires SAM9X25 dispose: Ethernet, USB, etc Donc, je me prépare à utiliser deux processeurs, un pour la communication se déroulera RTOS (Catapult, sans doute) et l'autre fera les calculs. Chacun aura sa propre RAM, ils seront en interface avec le FPGA. Quelque chose comme ça ... Soit dit en passant, je lisais la fiche technique et il me semble qu'un autobus peut travailler avec les programmes de DDR et de la mémoire statique en un temps. Shaiko, savez-vous quelque chose? Je suppose, je peux gérer la disposition telle, mais je ne comprenais pas encore la configuration de la mémoire.
 
Vous me demandez si plus d'un appareil peut contrôler une mémoire RAM seule?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top