avait besoin d'aide sur la génération d'horloge

[Anil Rana]

Salut à tous
suggets Quelqu'un peut-il la façon de générer une horloge qui donnera Don't Care "X" sur time.I savoir-faire spécifique pour le créer, mais S'il vous plaît suggérer une façon compacte
Merci d'avance

 

[echo47]

Faites-vous allusion à une horloge de simulation, comme un banc d'essai Verilog ou VHDL?

 

[Anil Rana]

echo47 écrit

Citation:

Faites-vous allusion à une horloge de simulation, comme un banc d'essai Verilog ou VHDL?

 

[echo47]

Je ne peux pas penser à quelque chose de très compact.
Voici un module Verilog qui sort d'une horloge de période de 10 qui devient «x de temps 23 à 39 ans:
Code:

Haut module (CLK);

bascule reg = 0, la porte = 0;

sortie CLK;toujours n ° 5 à bascule = ~ bascule;

première porte # 23 = 1;

première porte # 39 = 0;attribuer clk porte =?
'X: bascule;

endmodule

 

[jjww110]

vous pouvez utiliser la commande vigueur dans l'outil de simulation tels que ModelSim

 

[Anil Rana]

Merci echo47
Je pense que je dois tenir compte à la fois les méthodes de mise en œuvre avant