Avantages de l'utilisation d'horloge dans les onduleurs CTS

A

anas66

Guest
Salut, Quelqu'un at-il des matériaux expliquant l'effet sur le cycle de l'horloge devoir lors de l'utilisation d'horloge au lieu onduleurs de tampons d'horloge. ? Merci d'avance .. Anas
 
Salut, Quelqu'un at-il des matériaux expliquant l'effet sur le cycle de l'horloge devoir lors de l'utilisation d'horloge au lieu onduleurs de tampons d'horloge. ? Merci d'avance .. Anas
Salut, je pense qu'il n'ya rien à voir avec "INV" ou "BUF". Les facteurs qui influent sur ce est: 1): la différence de "INV" ou transition montante "BUF" cellule et transition descendante. 2): La différence de "INV" ou de retard la hausse "BUF" cellule et le retard de tomber. Donc vous pouvez voir la bibliothèque, la cellule nommée CLKBUF sera mieux équilibré sur la baisse / à la hausse de transition / délai que celle de cellules nommées BUF / INV. Merci.
 
En général, nous allons utiliser les onduleurs dans l'arborescence d'horloge pour équilibrer ascension et la chute inadéquations retard. Essentiellement pour maintenir rapport cyclique de 50% à la broche CK de la flops. Surtout quand votre logique de fonctionnement sur les deux bords comme le DDR.
 
Si vous regardez à la construction d'un tampon d'horloge, pour la plupart des bibliothèques ASIC, ses deux inverseurs vraiment optimisé back-to-back. Regardez les retards de grille d'un élément tampon et les éléments de forces d'entraînement onduleurs similaires et vous verrez pourquoi onduleurs sont utilisés. - Adam
 

Welcome to EDABoard.com

Sponsor

Back
Top