avertissements Synplify: @ W: CL158 xxx Port n'est pas utilisé

B

Buenos

Guest
Salut

J'utilise Actel Libero avec un synthétiseur Synplify, et je reçois des avertissements étranges:
Il dit, le port xxx est utilisé.J'ai environ 200 ports, et il ne marche pas comme ceux-ci peut-être 5 ports.Dans mon code, j'utilise les intrants (aller au registre bits, lisible sur un bus), mais même la poule t Synplify dit qu'ils ne sont pas utilisés.
Synthèse réussie par la manière.Ajouté après 1 minutes:eek:ui, pourquoi est-il?

 
Si ces registres bits ne sont jamais utilisées pour rien, l'optimiseur peut enlever le cône de la logique entière, y compris le port d'entrée.Passez votre code et assurez-vous que vous n'avez effectivement utiliser ces bits registre.Souvent, une erreur de frappe peut causer ces problèmes.

RB

 
Ce sont des signaux asynchrones aller dans un registre.le registre est accessible à partir d'un bus.Il ya beaucoup de signaux d'autres vont le même registre de la même source, mais ceux qui ne sont pas supprimés.
contrôleur Ethernet: par exemple, a 3 sorties (LED <03:00>), tous les 3 Aller au registre.le synthétiseur dit LED <0> entrée est utilisé.tout le registre est accessible au bus en même temps.

 
Sans voir votre code, son vraiment difficile à dire.J'ai vu cela se produit dans le passé quand une faute de frappe s'est produite.

Par exemple, dans votre RTL, vous pouvez accidentellement type "signal [2]" quand vous voulez dire «signal» [12].Maintenant, vous n'auriez pas un signal [12] connecté partout, et le signal [2] peut être relié à deux reprises.Toute la logique d'alimentation du "signal [12]" signal sera supprimé.

Si votre code n'est pas trop complexe ou hiérarchique, le poster et peut-être nous pouvons vous aider.

RB

 

Welcome to EDABoard.com

Sponsor

Back
Top