Avez-vous les gars savent pourquoi utiliser la société C / C à ne HWverification?

[sweesw]

Pourrait-on avoir utilisé C / C pour faire parler de vérification ASIC sur vos outils et des flux de vérification que vous utilisez?

 

[edavio]

Normalement, nous avons quelques banc d'essai en C. Utilisation de PLI, nous nous connectons ModelSim et c routage ensemble.Vous savez, certains algorithmes sont très complexes, comme le codage arithmétique.Il est très difficile d'écrire un banc d'essai dans les HDL.Donc, C PLI Verilog est le plus methology dans notre flot de conception.

 

[zhangpengyu]

Salut
sweesw!
Je pense que c'est peut-être facile et peu coûteux à utiliser CE est un bon choix, sauf son prix.

zhpy

 

[AlexWan]

Salut,

En vérification, nous ne devrions pas payer notre attention sur le moment, la seule fonction.Nous construisons des modèles de comportement uniquement pour le montage du calendrier interface DUT.
Donc, nous mai écrire du code avec le langage de programmation de haut niveau, tels que C / C , SystemC, etc

 

[RX300]

Autrement dit, ces sociétés ne peuvent se permettre de spécialité comme outil de vérification Specman.Donc, C / C devient «mauvaise» HVL homme.C / C fonctionne, mais l'utilisateur mai dois écrire un code beaucoup plus alors que dans Specman de nombreuses fonctionnalités sont intégrées dans le langage.

 

[spauls]

C / C sont plus algorithmique que HDL,
tous ces SystemC, E sont essentiellement des sous-ensembles de C / C .

 

[tohji]

Nous faisons une vérification complète en C / C .Avec SystemC, vous êtes autorisé à faire co-simulation avec l'ISS et des modèles HDL.Cependant, le modèle HDL n'est généralement pas exactement reflète le calendrier.Nous avons mai à modifier le modèle SystemC de s'y adapter.

En passant, je ne suis d'accord de vérification forcus seulement sur la fonctionnalité.Nous n'avons préoccupation calendrier ainsi.

 

[kidman]

Actuellement, mon entreprise utilise SystemC maintenant.À l'origine, certains ingénieurs dans mon entreprise en utilisant E comme langue de vérification, mais maintenant il semble E est impossible d'être une langue standard.

J'utilise Cadence Incisive pour SystemC et HDL mélange de simulation langue.Cadence soutient SystemC bien dans la plupart des cas.La seule chose que je n'ai pas l'habitude, c'est quand sth est faux, les rapports NCSim signal d'erreur et me demander d'appeler Cadence pour le soutien, il n'y a pas plus d'informations de débogage.Pour déboguer, vous devez la compilation statique votre banc et le design.Cadence semble fournir un meilleur environnement de débogage dans sa version 5.3.

SystemC a beaucoup de caractéristiques, telles que la consignation des transactions, régime très bonne génération aléatoire, assertions, etc également Debussy fournit une interface pour enregistrer SystemC signal directement au format FSDB, mais vous devez spécifier les signaux un par un.Leur AE m'a dit que la prochaine version de Debussy fournira une interface identique à celui de Verilog.

Mon sentiment est que SystemC est plus pratique que PLI parce que l'interface entre deux langues est cachée de toi, vous n'avez pas besoin de prendre soin d'elle.