Ayant Design Compiler mal à obtenir (DC) pour utiliser ma cellule intégrée de clock gating

M

mozdzen

Guest
Bonjour, je vais avoir mal à DC d'utiliser la cellule horloge intégrée gating à Washington DC. cellulaire (clkgatelapoprx040) Quelles commandes dois-je utiliser pour obtenir pour les utiliser? J'ai essayé les suivantes: multiplexed_flip_flop set_scan_configuration style propagate_constraints-gate_clock compile_ultra-scan-gate_clock J'ai aussi essayé sans l'option de numérisation. Ai-je raté quelques étapes? merci, Tom
 
Est-ce comme DC n'est pas en mesure d'insérer n'importe quelle cellule clock gating ou il est capable d'insérer des cellules clock gating, mais pas celui que vous avez mentionné. Idéalement, vous devriez dire outil qui cellulaire CG pour être insérés en utilisant la commande comme ci-dessous: set_clock_gating_style-POS intégrés: std_lib_name $ / cg_cell_name vous pouvez vérifier pourquoi l'outil n'est pas en mesure d'insérer la cellule en utilisant la commande "-non synchronisées report_clock_gating-v", il donne la raison de l'échec, peut-être votre RTL n'est pas écrit que pour obtenir des cellules clock gating.
 
Je reçois le message que ce n'est pas respecter les temps d'installation minimale. Je ne suis pas sûr de ce que le temps de configuration, il est recherché. J'ai essayé set_clock_gating_style-POS intégré, mais je n'ai pas essayé en précisant la cellule spécifique encore. Nous avons 4 atouts lecteur différent, je suppose que je peux mettre ceux entre parenthèses {} pour spécifier plusieurs cellules. Le RTL devrait être OK comme nous l'avons essayé ce dans RTL compilateur et il aime les cellules. Je vais voir ce qui arrive quand je l'aider à sortir et de dire qu'il la cellule spécifique, bien que je pensais que cela prendrait-il automatiquement si j'ai dit "intégré" [COLOR = "Silver"] [SIZE = 1 ]------ ---- Post ajouté à 12h02 ---------- Le post précédent était à 11h07 TAILLE ----------[/] [/color] Oui - le rapport donne la majorité de la raison pour laquelle il n'a pas la porte du flop était due à «Activer». Est-il quelque chose que j'ai à faire pour surmonter cela?
 
Oui inserts CC de la cellule automatiquement, mais si vous mentionnez la cellule spécifique CG, vous pouvez restreindre l'outil à ne pas insérer plus élevé de conduite des cellules, mais il n'est pas obligatoire. DC vérifie la condition d'activer (Activer le code PIN est celui qui décidera à quel moment l'horloge de porte), si elle passe plus, il insère les cellules CG. L'échec est à venir car l'outil est de voir l'état constant de permettre, dans cette situation, il ne sera pas utile d'insérer des cellules CG. S'il vous plaît vérifiez le RTL, où CC est signalé le problème activer. Je n'ai aucune expérience dans RTL Compiler et ne peut pas dire pourquoi il n'a insérer des cellules CG. Je me demandais comment cela fonctionne-t-elle insérer des cellules CG de la même manière ce que DC ne, si oui, alors il pourrait être le problème outil de DC.
 

Welcome to EDABoard.com

Sponsor

Back
Top