Backannotation et Resimulation

C

carotte

Guest
Salut

Quelle est la differnce entre Backannotation et Resimulation?

 
backannotation est le processus d'extraction des parasites de la netlist après le tracé détaillé a été fait et l'introduction de ces retards dans la netlist.

Resimulation (j'espère que tu veux dire simulation gatelevel) est le processus où l'testcases utilisé avant flot de conception physique est utilisée pour vérifier la date de la mise à jour de nouvelles netlist.

 
Salut,
Quelle est la resimulation?
à backannotation, cela signifie mettre délai sdf sur votre fil de netlist.

 
linuxluo Salut, j'ai une question.Ce qui est exactement fait dans LVS?et Quel est le but de l'ERC?l'un d'eux semble superflue pour moi.si la netlist épices extrait correspond à la mise en page, il ne signifie pas que les règles électriques sont également satisfaits?

 
La plupart du temps ne doit pas exécuter ERC séparément.maintenant une certaine maîtrise ERC peut écrire dans LVS, et le résultat de base de données LVS, on trouvera la suite ERC.
Beaucoup de fonderie ne fournit pas de règle ERC maintenant, et aussi des outils a cette tendance.

Complet personnalisé en fonction:
pouvez suivre RDC-> ERC-> LVS séquence: Voir le CER avant LVS fera gagner du temps, parce que la grille flottante, le métal flottants non connecté à l'alimentation / sol peut trouve directement, comme faire de la RDC.

 

Welcome to EDABoard.com

Sponsor

Back
Top