banc d'essai VHDL

B

benzwishc

Guest
J'ai besoin de matériel sur banc d'essai écrit en VHDL, comment je peux l'obtenir?merci d'avance

 
http://www.edaboard.com/viewtopic.php?t=129276&highlight=testbench

 
ainsi, tout livre sur VHDL comporte une partie dédiée pour bancs de test
il ya des tonnes de VHDL si la recherche u ici

 
Salut tout le monde,

J'ai également besoin de renseignements sur les bancs d'essai VHDL.

Ma situation est que j'ai téléchargé le logiciel libre Lattice Semiconductors ispLEVER et avons conçu un design très simple, avec l'aide de schémas / VHDL entrée.Maintenant, je veux faire une simulation fonctionnelle.Mais je n'ai aucune idée de comment s'y prendre pour l'écriture et la mise en œuvre d'un banc d'essai (Je suis nouveau au FPGA).

Deux choses À propos de First ispLEVER
1) ils offrent un banc d'essai VHDL template (je peux cliquer sur le bouton pour mettre au point un, mais ne savez pas quoi faire après cela)
2) ils offrent deux choix quand il viennent à la simulation de synthèse Synplify et Precision synthèse.Est-on mieux que l'autre?

Toute aide, des tutoriaux, des conseils seraient grandement appréciés.Je ne sais pas vraiment été à démarrer.

Merci david119

 
Premier conseil est d'utiliser les dernières version de ispLEVER ..Si je ne me trompe pas son 5.0 ...les anciennes versions ne sont pas très efficaces et il ya quelques bugs .... La précision est de nouveau sur le marché, mais son bon outil.Êtes-vous la version licence de ispLever??

Je pense ispLever simulations a GUI basée où vous pouvez choisir et assigner une valeur perticular au signal au moment perticular ....mais mieux vaut ne pas aller avec cette méthode.

 
Je pense que le plus simple fabricant de banc d'essai automatique est intégré en série Xilinx ISE ... nommé "conseiller HDL".just try it, pas de milieux plus éducatives nécessaires.il est très simple ...

 
Lisez ce livre

Titre du livre:
Rédaction Testbenches ...
Guide pour la vérification des modèles HDL ....

Auteur:
Jorgan Bergeron
Qualis Design CorporationObserve
Shankar<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

Désolé, mais vous devez vous loguer pour voir cette pièce jointe

 
Ce livre a été téléchargé plus tôt - http://www.edaboard.com/viewtopic.php?t=160455&highlight=writing testbenches

 

Welcome to EDABoard.com

Sponsor

Back
Top