besoin d'aide pour un 1,5 bit / Stade de pipeline ADC

M

micro-ing

Guest
J'ai quelques questions sur le stade de mise en œuvre 1.5 bit so i certains, on peut espérer répondre à mes questions suivantes: i hav attache de l'architecture et le CTM de la Vresidue
1 - Je ne sais pas.mais ne devrait pas l'Vo = Gain (Vin-Vdac) ou C / Cf (Vin-Vdac) où i ratio peut être égal à 2, mais
j'ai trouvé que = Vo (1 C / Cf) Vin - Cs /
Cf. Vdac
2 -
j'ai obtenu ici l'inégalité de longueur depuis mon code varie de Vin-Vr à Vr et depuis ma première tension de référence est au-Vr / 4 et la deuxième est à Vr Vref / 4, alors je suis au milieu de code de longueur (01) de 0.5LSB et le premier et le dernier (00 & 11) sur le respect de 0,75 LSB thts
3 - whts la valeur de crête de la Vresidue dans la figure VTC ..
thnx

 

Welcome to EDABoard.com

Sponsor

Back
Top