S
shahbaz.ele
Guest
Bonjour à tous je suis en œuvre un algorithme d'aplatissement de FPGA. J'ai besoin de 64 bits dans la division qui. Quelqu'un peut-il m'aider dans cette matière
<span style="color: grey;"><span style="font-size: 10px">---------- Message ajouté à 04h59 ---------- Le post précédent était au 04 : 58 ---------- </span></span>
dans FPGA signifie en Verilog. désolé
<span style="color: grey;"><span style="font-size: 10px">---------- Message ajouté à 04h59 ---------- Le post précédent était au 04 : 58 ---------- </span></span>
dans FPGA signifie en Verilog. désolé