Besoin d'aide ..

[venkat3271]

Salut tout le monde,

Quelqu'un peut-il transférer le fichier ou un lien, ce qui m'aide à la synthèse de tous les circuits, que .. Code IJe veux dire qu'il devrait y avoir aucune violation calendrier et le code doit être synthezied, avec un minimum de portes logiques n ° ........

 

[echo47]

Si vous cherchez simulation gratuit, de synthèse et de placement-route pour les outils de développement FPGA / CPLD, essayez de Xilinx WebPack ou Al.tera Qu.artus II Web Edition:
http://www.xilinx.com/ise/logic_design_prod/webpack.htm
http://www.altera.com/products/software/products/quartus2web/sof-quarwebmain.html

Ces outils de travail assez bien, mais elles ne garantissent pas zéro violations calendrier ou le nombre minimum de portes.Perfect logiciel n'existe pas, donc vous aurez besoin d'appliquer une partie de votre pouvoir propre cerveau pour obtenir les meilleurs résultats.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sourire" border="0" />