besoin de L-edit TANNER

F

fasto2008

Guest
Bonjour,

J'ai besoin de L-edit TANNER pour implanter des règles de conception pour la technologie MOSIS, processus 0.18ľm TSMC CMOS.
Merci pour votre aide.

 
Vous pouvez télécharger gratuitement à partir de la vision des étudiants Tanner site.

 
J'ai téléchargé la version 12.12 Tanner DEMOS, qui est pour TSMC processus 0.25ľm.
Mais je veux une autre version pour TSMC 0.18ľm.
est-il de bandes?
merci beaucoup pour votre aide.

 
Tanner v13 soutien layout 3D extrait ..

SPR, mais encore utiliser EDIF
No Place verilog netlist entrée
et de routage

 
Tanner v13 soutien layout 3D extrait ..

SPR, mais encore utiliser EDIF
No Place verilog netlist entrée
et de routage
Je ne comprends pas:''SPR EDIF pas encore utiliser verilog netlist entrée Place & routage''
merci beaucoup pour votre aide

 
J'ai téléchargé tanneur outils v12.
mais, il est très très limité.

sur la conception et la règle, je pense que
c'est un petit peu difficile à obtenir.
coz il est certain de la confidentialité.

 
Merci pour votre information
mais dans notre vie, en particulier dans le domaine de la recherche scientifique, il
n'ya pas de confidentialité things.and si vous êtes vrai, pourquoi nous communiquons avec le forum?
Aussi 0,18 Lm
n'est pas une nouvelle technologie.
Je suis un chercheur au laboratoire de microélectronique de la Faculté des Sciences, si vous avez une question,
il suffit d'écrire.

 
Je me souviens que, dans eda environnement Linux (RHEL), nous utilisons généralement Laker / Virtuso., nous ne jamais utiliser l'outil Windows de base la mise en page, Tanner peut être utilisée seulement pour les petites entreprises ou de l'étudiant,

beaucoup de fonderie (FABS)
de soutenir la RDC / VL fichier de commandes que dracula / ou de technologie de calibre fichier, pas de
ledit, vous avez besoin de l'écrire par vous-même, tout comme la Corée EDA mychips (windows OS base pleinement outils de mise en page, tout comme Ledit)

dans la cellule de base de conception (conception de circuits numériques), nous utilisons uniquement des "verilog netlist"

de RTL -> synthèse logique (Synopsys outil) ->
porte niveau verilog netlost

et P & R au poste de travail Linux, généralement> 100K porte
, Ledit SPR supporte pas les "verilog" netlist.
peut-être certains outil peut convertir Verilog-à-EDIF
mais, je l'espère Ledit SPR peut soutenir verilog format dans l'avenir.

 
Est-il possible de télécharger L-éditer, à partir de rapidshare ou autre chose?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top