J
jason_class
Guest
Chers tous J'ai besoin d'aide pour comprendre davantage sur le loquet échec. Habituellement, le verrou jusqu'à l'échec arrive sont dues à la disposition inadéquate de la conception ou à cause de processus d'émission? J'ai entendu dire que souvent, l'échec le loquet qui se passe dans mos IO. Quels sont-ils? Pourquoi il est souvent le loquet cas arrive jusqu'à chez MOS IO? Est-ce que W / L plus grand que la logique MOS normal ou quelque autre raison? Si quelqu'un a une bonne référence sur ce sujet, veuillez partager avec moi. Merci pour votre aide. Jason meilleurs RGDS