calendrier boucle>

S

seu_noop

Guest
lorsque la synthèse i la conception, la DC rapports qu'il ya une boucle de chronométrage,
il a été causé par le code suivant
attribuer mux_a = (fr)?b: mux_a;

Ceci est la boucle logique combinaison?Dois-je changer mon code RTL?

 

Welcome to EDABoard.com

Sponsor

Back
Top