clcok gating

P

pd_vlsi

Guest
bonjour

Qu'est-ce que l'horloge de blocage dans un ASIC?Merci!!

 
Il est une technologie utilisée pour l'optimisation énergétique.Pour plus de détails s'il vous plaît se référer à PRIMEPOWER ou manuel utilisateur powercompiler.

 
Bonjour pd_vlsi,

le meilleur moyen de savoir d'horloge fourmi gating et comment elle peut être mise en œuvre d'un level design RTL S'il vous plaît se référer manuel compilateur .. DesignIl ya quelques bons papiers très clock gating ....

dans wat court on peut dire clock gating ABT est le suivant:
Afin de réduire la dynamique de commutation r dessipation puissance d'un groupe de eAF dans un design peut être fermée avec une ouverture de porte appropraite CKT ..Cela signifie que si un FF avec un MUX qui renvoie les données wen il n'y a pas de nouvelles données .. le mux sera remplacé par un CKT .. CGqui est wen Transparentes jamais, il ya le changement des données sur les lignes de données et débranchez l'autre sens horaire sauvant ainsi Powr dynamique ..
laissez-moi savoir si tu veux plus ...Suresh
Désolé, mais vous avez besoin de connexion pour voir cette pièce jointe

 
Bonjour / de recherche et d'autres !!!!!!u dit clock gating au niveau RTL .... à venir au niveau physique pour la conception pshyical Engg .... ce qu'il peut faire pour l'horloge de blocage .... je suppose que u obtenu mon hw point important est clock gating en ce qui concerne à une conception physique Engg ........Merci!

 
clock gating est une approche systemitec de réduire la consommation d'énergie.
il aura une incidence sur la synthèse et le lieu de traitement et de mise en page.

 
Gliss Salut.

Le clock gating sera offcouse effet de biaiser.car, à tout moment s'il ya de nouvelles données disponibles, la Wil CKT ont déclenchement de transmettre les données à l'entrée de la FF et il ya un retard en raison de CGckt.et, partant, cela pourrait conduire à biais d'horloge ...

Suresh

 
clock gating est une approche systemitec de réduire la consommation d'énergie.
l'utiliser loquet pour retirer glitch.

 
Gliss a écrit:

Comment horloge de blocage touchent biais d'horloge?
 
belle a écrit:Gliss a écrit:

Comment horloge de blocage touchent biais d'horloge?
 
Bonjour Gliss

Eh bien, oui ..depuis clockgating utilisant DC, où CG peut être initialiased Je pense que l'outil peut placer des tampons pour le plus rapide d'horloge afin de lutter contre les chemins clockgated ..Je suis pas très bien claire de ce ...Suresh

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top