codant pour T bascule - erreur sur q_s n'est pas systhesisale sur

[mohan_ece]

Ici, je écrire de code pour «flip flop» t
Bien que la synthèse il ya une erreur sur q_s n'est pas une systhesisale ..
Je ne sais pas wat à faire pour la corriger.
J'espère que quelqu'un le préciser ..
besoin dès plz.tflipflop entité est
Port (T: en STD_LOGIC;
réinitialisation, CLK: en STD_LOGIC;
Q: STD_LOGIC out);
tflipflop fin;

l'architecture du comportement des tflipflop est
q_s signal: std_logic;
commencer
processus (CLK, reset, t)
commencer
if (reset = '1 ') puis
q_s <= '0 ';
if (clk'event et CLK = '1 ') puis
if (t = '1 ') puis
q_s <= pas q_s;
fin si;
fin si;
fin si;
q <= q_s;
processus de bout;
fin comportement;

 

[Ilgaz]

véritable version de votre code
Ne pas oublier les déclarations de bibliothèque ...

IEEE bibliothèque;
IEEE.STD_LOGIC_1164.ALL utilisation;
IEEE.STD_LOGIC_ARITH.ALL utilisation;
IEEE.STD_LOGIC_UNSIGNED.ALL utilisation;tflipflop entité est
Port (T: en STD_LOGIC;
réinitialisation, CLK: en STD_LOGIC;
Q: STD_LOGIC out);
tflipflop fin;

l'architecture du comportement des tflipflop est
q_s signal: std_logic;
commencer

processus (CLK, reset, t)
commencer
if (reset = '1 ') puis
q_s <= '0 ';
elsif (clk'event et CLK = '1 ') puis
if (t = '1 ') puis
q_s <= pas q_s;
fin si;
fin si;
q <= q_s;
processus de bout;
fin comportement;